作者：Bob Clarke and Ian Collins

射頻和微波儀器，如信號(hào)和網(wǎng)絡(luò)分析儀，需要寬帶、掃描頻率信號(hào)來(lái)進(jìn)行許多基本測(cè)量。然而，不合常理的是，寬帶壓控振蕩器（VCO）通常具有最差的相位噪聲，因?yàn)榈蚎和高K。VCO（VCO的調(diào)諧靈敏度，單位為MHz/V）來(lái)最大化其調(diào)諧范圍。釔鐵石榴石 （YIG） 調(diào)諧振蕩器 （YTO） 憑借良好的寬帶相位噪聲性能和倍頻程調(diào)諧范圍巧妙地解決了這個(gè)問(wèn)題，但可能很大、價(jià)格昂貴，并且由于其調(diào)諧電流而可能消耗數(shù)百 mA 電流。當(dāng)然，它們?nèi)匀恍枰粋€(gè)外部鎖相環(huán)（PLL）來(lái)閉合環(huán)路，需要一個(gè)壓控電流源來(lái)提供調(diào)諧電流。

YIG晶球看起來(lái)像一個(gè)高Q LC電路，其諧振頻率與外部施加的磁場(chǎng)成線性比例。振蕩器由電流通過(guò)單圈環(huán)路調(diào)諧，通過(guò)GHz范圍內(nèi)的倍頻程或更多倍頻程。YIG調(diào)諧振蕩器具有低電平相位抖動(dòng)，其約2 GHz至18 GHz的寬帶特性（具有非常線性的調(diào)諧曲線）使其成為許多測(cè)量應(yīng)用的熱門選擇。

然而，YIG調(diào)諧振蕩器和集成PLL/VCO IC之間的性能差距正在縮小。例如，集成PLL/VCO IC的最新進(jìn)展，如ADI公司的ADF4355，其相位噪聲比其前代產(chǎn)品有了很大的改善。他們還通過(guò)設(shè)計(jì)技術(shù)解決了寬調(diào)諧范圍問(wèn)題，例如將輸出頻率范圍劃分為多個(gè)相鄰的子頻段，其中每個(gè)子頻段可以有一個(gè)專用的頻段切換VCO，以增加調(diào)諧范圍，同時(shí)使頻段切換VCO看起來(lái)像具有中等K的單個(gè)VCO。VCO（如圖 1 所示）給用戶。接下來(lái)，輔助分頻器和倍頻器擴(kuò)展了VCO調(diào)諧范圍的頻率覆蓋范圍，包括上面乘法和以下的除法。例如，ADF4355的基本調(diào)諧范圍為3.4 GHz至7.2 GHz，通過(guò)分頻擴(kuò)展到54 MHz。頻率每減半，相位噪聲就會(huì)降低3 dB（如圖2所示）。

圖1.ADF4355 PLL/VCO中的多頻段VCO由一系列振蕩器組成，每個(gè)振蕩器調(diào)諧整個(gè)頻段的一小部分，并保持均勻的KVCO因此 V調(diào)整在整個(gè)范圍內(nèi)。調(diào)諧電壓圖的形狀看起來(lái)像鋸齒波，因?yàn)槊總€(gè)振蕩器都有固定電容，這些電容與電壓可變電容并聯(lián)切換，一次切換一個(gè)，以最大化每個(gè)VCO的整體調(diào)諧范圍。

圖2.輸出頻率每減半，總相位噪聲就會(huì)降低3 dB。在這種情況下，將3.4 GHz VCO除以64 GHz會(huì)導(dǎo)致相位噪聲在130.10 MHz時(shí)以53 kHz偏移時(shí)優(yōu)于?125 dBc/Hz。

然而，即使集成PLL/VCO IC的調(diào)諧范圍比YIG調(diào)諧振蕩器更具可比性，仍然存在一個(gè)問(wèn)題：YIG調(diào)諧振蕩器仍然比最佳集成VCO提供12 dB的相位噪聲性能。即使尚未閉合，也可以通過(guò)并聯(lián)多個(gè)PLL/VCO的輸出來(lái)縮小這一差距（如圖3所示）。輸出可以求和，相位噪聲每增加一倍（3 dB），并聯(lián)的PLL/VCO數(shù)量就會(huì)提高3 dB。例如，兩個(gè)ADF4355 PLL/VCO可改善3 dB，4355個(gè)ADF6 PLL/VCO可改善4355 dB，9個(gè)ADF4 PLL/VCO可改善<> dB（如圖<>所示）。

圖3.通過(guò)同步多個(gè)PLL/VCO并組合其輸出，VCO數(shù)量每增加一倍，相位噪聲就會(huì)降低3 dB。此處并聯(lián)顯示了四個(gè)ADF4355，使整體相位噪聲降低了6 dB。

圖4.通過(guò)相位鎖定并組合八個(gè)ADF4355 PLL/VCO的輸出，與單個(gè)PLL/VCO相比，可以將整體相位噪聲降低近9 dB。此處的頻譜顯示了單個(gè)ADF4355的輸出相位噪聲和4355個(gè)并聯(lián)工作的同步ADF<>的輸出總和的相位噪聲。

對(duì)PLL/VCO輸出求和的關(guān)鍵是按相位操作所有振蕩器的輸出。我們將在這里討論的示例并行使用四個(gè)PLL/VCO。正如人們可能猜到的那樣，在同一印刷電路板上以相同的頻率放置四個(gè)鎖相環(huán)和壓控振蕩器會(huì)帶來(lái)許多挑戰(zhàn)。這些挑戰(zhàn)中最主要的是孤立。PLL之間的隔離不良會(huì)導(dǎo)致一種稱為注入鎖定的現(xiàn)象（如圖5所示），其中振蕩器鎖定到強(qiáng)信號(hào)或其諧波，而不是鎖相環(huán)本身提供的調(diào)諧電壓選擇的頻率。注入鎖緊可以通過(guò)看到噪聲和雜散的最初細(xì)微下降來(lái)觀察到，因?yàn)閮煞N鎖定機(jī)制會(huì)產(chǎn)生互調(diào)失真。在更嚴(yán)重的情況下，信號(hào)看起來(lái)更像是調(diào)制載波，而不是連續(xù)的正弦波音調(diào)。

圖5.當(dāng)VCO的頻率鎖定到外部振蕩而不是其控制電壓時(shí)，就會(huì)發(fā)生注入鎖定。結(jié)果是互調(diào)和相位噪聲增加。

隔離需要各種技術(shù)和電路。例如，將參考信號(hào)緩沖到每個(gè)PLL（引腳REF伊納和參考文獻(xiàn)國(guó)際投資銀行），通過(guò)使用緩沖器，在本例中為ADI ADCLK948 LVPECL 8：1時(shí)鐘緩沖器。此外，最小化串?dāng)_需要正確端接源，負(fù)載引腳盡可能靠近源極和負(fù)載。還包括額外的接地并聯(lián)電容（18 pF），以衰減VCO輸出的任何泄漏，同時(shí)通過(guò)所需的基準(zhǔn)頻率。

其他需要隔離的路徑是電源線。為了提供所需的隔離，每個(gè)PLL都有自己的高性能穩(wěn)壓器（ADI ADM7150），一個(gè)用于+5 V線路V。VCO、副總裁和 V雷格維科，VCO 供應(yīng)在這里更為關(guān)鍵。模擬（AVDD）、數(shù)字（DVDD）和輸出級(jí)（V射頻） 線路也需要 3.3 V，并且每條線路也使用單獨(dú)的穩(wěn)壓器。將每個(gè)PLL上的3.3 V線路連接在一起是可以接受的，前提是使用了良好的去耦。

在RF輸出級(jí)上，輔助輸出（引腳RF）輸出+和參考文獻(xiàn)出——） 被禁用并終止，以確保不會(huì)生成不需要的音調(diào)。輸出射頻呸——端接在 50 Ω負(fù)載及其互補(bǔ)輸出 RF出達(dá)+，被饋送到高隔離功率組合器（Marki微波，PBR0006SMG）。選擇該合路器是為了確保輸出級(jí)之間的耦合保持在最低限度，同時(shí)在公共輸出端提供組合信號(hào)。為了提高隔離度，其中一對(duì)組合兩個(gè)PLL的輸出，第三個(gè)合路器對(duì)前兩個(gè)PLL的輸出求和。

最后，Laird 的現(xiàn)成屏蔽提供了額外的隔離，以最大限度地減少可能以電磁方式耦合 VCO 的任何雜散輻射?？傊?，所有這些步驟確保了最佳的隔離。

ADF4355內(nèi)置高分辨率24位調(diào)制器，除了允許生成小數(shù)N分頻值外，還包含允許對(duì)RF信號(hào)相位進(jìn)行小幅調(diào)整的電路。為了有用，相位值需要可重復(fù)。這需要使用功能相位重新同步。

相位再同步最好描述為在頻率更新后將分?jǐn)?shù)分頻器（具有噪聲整形的∑?調(diào)制器）置于已知狀態(tài)的功能。由于相位是相對(duì)測(cè)量值，因此當(dāng)從相位為P1的頻率F1變?yōu)轭l率F2時(shí)，重新同步功能被定義為功能，當(dāng)變回頻率F1時(shí)，相位應(yīng)再次為P1，就像第一次測(cè)量一樣。此功能與重新同步相結(jié)合，使我們能夠調(diào)整相位，以最小化四個(gè)PLL中每個(gè)PLL之間的相位差，從而獲得四個(gè)PLL的最大功率總和，從而最大程度地改善相位噪聲。除了這些步驟之外，同時(shí)復(fù)位每個(gè)PLL的計(jì)數(shù)器也很重要，這可以通過(guò)使用芯片使能（CE）引腳的硬件關(guān)斷和上電輕松實(shí)現(xiàn)。

過(guò)程和器件間的變化意味著，在遵循復(fù)位和重新同步程序時(shí)，我們不能假設(shè)每個(gè)PLL之間的相位差將足夠接近于零，以最大限度地提高信噪比;因此需要一個(gè)外部校準(zhǔn)電路。

校準(zhǔn)過(guò)程很簡(jiǎn)單：打開(kāi)單個(gè)PLL/VCO，并將其相位定義為零相。依次打開(kāi)每個(gè)附加的 PLL/VCO，改變其輸出相位，直到導(dǎo)通 PLL/VCO 的組合輸出功率達(dá)到最大值，然后打開(kāi)下一個(gè) VCO 并再次調(diào)整其相位，直到 PLL/VCO 的組合輸出功率再次達(dá)到最大值。請(qǐng)注意，當(dāng)?shù)诙€(gè) PLL/VCO 打開(kāi)時(shí)，功率變化最大，因?yàn)榻M合功率加倍;對(duì)于每個(gè)后續(xù)的PLL/VCO，差異都會(huì)減小。實(shí)際上，這意味著并聯(lián)的PLL/VCO數(shù)量每次增加一倍，信噪比就會(huì)增加。也就是說(shuō)，兩個(gè)并行提供 3 dB 的改進(jìn)，四個(gè)提供 6 dB 的改進(jìn)，八個(gè)提供 9 dB 的改進(jìn)。當(dāng)然，功率組合器的復(fù)雜性也會(huì)翻倍，因此四個(gè)PLL/VCO是一個(gè)實(shí)際的上限，16個(gè)和<>個(gè)PLL/VCO的并行回報(bào)遞減。

請(qǐng)注意，最佳相位性能和最大輸出功率是巧合的，因此功率測(cè)量足以確保最佳的相位噪聲性能。本例中的校準(zhǔn)器是ADI ADL6010功率檢波器，用于測(cè)量組合信號(hào)的輸出幅度。通過(guò)這種方式，可以調(diào)整每個(gè)PLL的相位（在每個(gè)頻率下），并在組合功率達(dá)到最大值時(shí)調(diào)整相位恒定（如圖6所示）。對(duì)每個(gè)額外的PLL重復(fù)此過(guò)程，直到所有四個(gè)PLL都上電并進(jìn)行調(diào)整，從而使合路器輸出端的信號(hào)達(dá)到最大值。

圖6.圖中所示為四相對(duì)齊的ADF4355集成PLL/VCO，帶有ADCLK948時(shí)鐘緩沖器、合路器（PBR-0006SMG）和校準(zhǔn)電路。

圖7顯示，實(shí)際結(jié)果遵循理論，即對(duì)于PLL/VCO的每加倍，并且寫入正確的相位字，四個(gè)PLL/VCO的組合相位噪聲比單個(gè)PLL/VCO的相位噪聲提高6 dB。因此，當(dāng)四個(gè)PLL/VCO同相組合時(shí)，一個(gè)ADF4355 PLL（134 MHz偏移時(shí)為–1 dBc/Hz）的性能可以提高6 dB，達(dá)到約–140 dBc/Hz。

圖7.輸出相位噪聲圖顯示了單個(gè)ADF4355 PLL/VCO振蕩器和四個(gè)ADF4355同相組合的相位噪聲。

審核編輯：郭婷