99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

快速原型設計幫助實現(xiàn)ISR任務的最佳DSP系統(tǒng)

星星科技指導員 ? 來源:嵌入式計算設計 ? 作者:DR. JAMES A. DEBARDEL ? 2022-10-27 16:26 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

面對快速發(fā)展的威脅,國防部可以尋求基于 COTS 的快速原型設計,實現(xiàn)經(jīng)濟高效的高性能數(shù)字信號處理系統(tǒng),以滿足情報、監(jiān)視和偵察 (ISR) 操作的嚴格尺寸、重量和功率 (SWaP) 限制和任務目標。

現(xiàn)代戰(zhàn)爭迫使美國軍方迅速適應快速演變的不對稱威脅,以保持美國軍方的戰(zhàn)術態(tài)勢感知能力。然而,傳統(tǒng)上對由專用集成電路ASIC) 和專用標準產(chǎn)品 (ASSP) 組成的定制煙囪式數(shù)字信號處理 (DSP) 系統(tǒng)實現(xiàn)的依賴限制了美國軍事情報、監(jiān)視和偵察 (ISR) 操作的敏捷性。

為了應對這些限制和不穩(wěn)定的威脅,美國國防部正在越來越多地資助ISR快速反應能力(QRC)。然而,這種新的采購模式要求戰(zhàn)術ISR系統(tǒng)開發(fā)人員快速制作具有成本效益的高性能DSP系統(tǒng)原型,同時滿足嚴格的尺寸、重量和功率(SWaP)計劃要求。為了滿足這些需求,一種新穎的快速原型設計方法利用COTS硬件/軟件信號處理技術和成本建模來縮小數(shù)據(jù)收集/分析差距,挫敗傳統(tǒng)ISR設計方法的局限性,減少開發(fā)時間和費用,同時滿足具有挑戰(zhàn)性的ISR任務要求。

縮小ISR任務情景中的收集-分析差距

在過去幾年中,對ISR能力的需求增加導致數(shù)據(jù)收集能力呈指數(shù)級增長,并將在可預見的將來繼續(xù)這樣做。然而,ISR 數(shù)據(jù)處理、利用和傳播 (PED) 流程在同一時期僅線性改進,在收集和分析能力之間留下了關鍵的差距。為了縮小收集與分析的差距,國防部需要基于DSP的高性能ISR系統(tǒng),該系統(tǒng)能夠自動、實時地處理大量數(shù)據(jù),并將可操作的情報直接傳播給戰(zhàn)場上的作戰(zhàn)人員。

實時、自動化 PED 等高端 ISR 應用突破了最先進的 COTS DSP 技術的極限。吞吐量要求可能超過數(shù)十 tera 操作/秒。新的眾核圖形處理單元(GPU)和通用處理器(GPP)架構在理論上似乎能夠滿足這種高端性能要求。然而,開發(fā)并行軟件算法以充分利用多核架構峰值性能的一小部分是一項極其艱巨的任務。

在嚴格的SWaP約束下滿足如此極端性能要求的具有成本效益的系統(tǒng)實現(xiàn)的快速原型設計是一項艱巨的任務。在前端設計過程中進行詳細的權衡分析和廣泛的架構探索對于實現(xiàn)這一目標至關重要。表 1 顯示了眾核 GPU、多核/眾核 GPP、多核 DSP 和現(xiàn)場可編程門陣列 (FPGA) 技術在處理器專用軟件工具可用性、處理器峰值吞吐量和能效方面的比較。特定于處理器的軟件開發(fā)工具的成熟度對系統(tǒng)開發(fā)工作、成本和進度有重大影響。系統(tǒng)開發(fā)人員必須在軟件工具支持的成熟度與硬件性能和能效之間做出最佳權衡,以滿足高端 ISR 應用要求。

表 1:系統(tǒng)開發(fā)人員必須在軟件工具支持的成熟度與硬件性能和能效之間做出最佳權衡,以滿足高端 ISR 應用要求。

poYBAGNaQOOAQd8lAACWVfsPRCo081.jpg

傳統(tǒng) ISR 設計方法的局限性

當今的大多數(shù)ISR系統(tǒng)都遵循“瀑布式”開發(fā)方法,該方法規(guī)定了順序過程。目前高性能ISR系統(tǒng)的瀑布式設計流程施加了許多限制,包括:

有限的建筑探索

漫長的原型制作時間

設計成本高

缺乏系統(tǒng)的硬件/軟件重用

循環(huán)硬件制造和測試

大多數(shù)設計自動化活動都專注于利用工具支持進行詳細的系統(tǒng)行為設計,而不是早期架構設計,其中大部分系統(tǒng)成本都已投入。目前的工業(yè)實踐主要依靠設計人員的經(jīng)驗來選擇系統(tǒng)架構和分配算法功能。此外,對于完全定制的ISR系統(tǒng),硬件和軟件子系統(tǒng)直到硬件制造后才會集成,這使得設計錯誤的成本非常高昂。

接地氣的創(chuàng)新:基于 COTS 的快速原型設計

ISR 系統(tǒng)開發(fā)成本超支和進度延遲頻率的增加迫使國防部采購社區(qū)推出許多計劃,鼓勵承包商社區(qū)更好地利用 COTS DSP 硬件板和系統(tǒng)組件。

然而,在基于COTS硬件的系統(tǒng)中,軟件開發(fā)的時間和成本可以主導進度和預算?;跉v史項目數(shù)據(jù)的參數(shù)化研究表明,如果處理器和內(nèi)存資源的松弛幅度限制太大,設計和測試嵌入式軟件尤其困難。嚴重的資源限制可能會阻止嵌入式軟件開發(fā)人員利用高級編程工具,從而需要與硬件和/或操作系統(tǒng)直接交互以優(yōu)化代碼以滿足系統(tǒng)要求。

一個在業(yè)界引起關注的創(chuàng)新解決方案是快速原型設計方法,該方法利用 COTS 硬件/軟件信號處理技術和成本建模的使用,顯著降低 ISR 系統(tǒng)的總成本和開發(fā)時間。這種方法利用了基于 COTS 庫的優(yōu)化框架,該框架包括吞吐量、硬件/軟件開發(fā)成本以及進度、采購成本和 SWaP 之間的權衡。這種快速原型設計方法可在前端設計過程中最大限度地探索系統(tǒng)架構。由此產(chǎn)生的解決方案是經(jīng)濟高效的DSP嵌入式系統(tǒng),利用眾核GPU、多/眾核GPP、多核DSP和/或FPGA技術的靈活性,同時滿足任務目標規(guī)定的嚴格SWaP約束。

圖1所示為基于COTSP的快速DSP系統(tǒng)原型設計方法。該過程首先使用信號處理庫和集成的圖形用戶界面(GUI)工具包(如MATLAB中提供的工具包)將書面系統(tǒng)需求轉(zhuǎn)換為可執(zhí)行的需求和規(guī)范??蓤?zhí)行的要求和規(guī)范為客戶提供了一個早期的原型,以驗證原始要求并消除歧義。這種反饋允許盡早收到任何需求變更,這對于最大限度地降低需求蔓延的高成本至關重要,這是軟件項目中最常見的風險之一。

圖 1:基于COTS的快速原型設計方法優(yōu)先考慮應用需求和成本建模,這對于最大限度地降低需求蔓延的高成本至關重要。

poYBAGNaQOqAWhBtAACM9mWXtYQ441.jpg

在驗證系統(tǒng)要求、系統(tǒng)級成本參數(shù)、應用要求和性能統(tǒng)計信息后,這些組件為架構選擇和分區(qū)優(yōu)化過程提供依據(jù)。系統(tǒng)開發(fā)人員可以使用參數(shù)化成本模型(如 COCOMO II)來驅(qū)動架構權衡分析,從而生成硬件/軟件架構候選方案,從而最大限度地降低總系統(tǒng)成本和開發(fā)時間。成本參數(shù)包括:軟件成本驅(qū)動因素屬性(大小、產(chǎn)品、平臺、人員和項目)、COTS 硬件采購成本、產(chǎn)品部署期限、進度約束以及人工成本和約束。應用程序要求包括 SWaP、環(huán)境、優(yōu)先級和實時約束,以及功能、內(nèi)存和通信要求。性能統(tǒng)計數(shù)據(jù)包括在重用庫中包含的 DSP 處理器板(例如,眾核 GPU、多核/眾核 GPP、多核 DSP、FPGA)上執(zhí)行的 DSP 基元(例如,快速傅里葉變換)的基準時間測量值。

然后,系統(tǒng)開發(fā)人員可以使用動態(tài)性能建模工具(如 Simulink模擬生成的架構候選項,以驗證架構是否滿足系統(tǒng)級要求。在性能建模之后,系統(tǒng)架構師將通信開銷參數(shù)(如通信排隊延遲和瓶頸)反饋到體系結(jié)構選擇階段進行優(yōu)化。該方法使用更新的模型參數(shù)生成新的架構候選項,并重復該過程,直到架構滿足性能要求,并且在連續(xù)迭代之間不再發(fā)生變化。

經(jīng)過優(yōu)化的硬件/軟件架構候選者將進入詳細的架構設計階段,以進行詳細的軟件和/或固件設計,硬件/軟件接口設計和COTS采購。根據(jù)所選的 COTS DSP 硬件平臺和架構,DSP 軟件和/或固件設計過程在很大程度上利用了以前項目中開發(fā)的可重用庫。評估、選擇、同化和修改可重用組件的成本也必須降至最低,以顯著降低軟件開發(fā)費用和時間。系統(tǒng)設計人員可以改進候選架構的性能模型和可執(zhí)行信號處理算法規(guī)范,以允許自動將代碼生成為C編程語言或硬件描述語言。為了能夠使用自動代碼生成工具,目標DSP板架構必須有足夠的硬件資源松弛裕量和高級軟件工具支持。

系統(tǒng)的高級虛擬原型使系統(tǒng)設計人員能夠在設計過程的早期發(fā)現(xiàn)硬件/軟件集成錯誤。這種方法允許在昂貴的硬件封裝組裝和現(xiàn)場測試之前識別和糾正低級性能限制。

快速原型設計幫助 ISR 系統(tǒng)跟上步伐

ISR系統(tǒng)的傳統(tǒng)DSP實現(xiàn)已無法再跟上現(xiàn)代戰(zhàn)爭的步伐。系統(tǒng)開發(fā)人員需要一種快速原型設計方法,利用 COTS 硬件/軟件信號處理技術和成本建模的使用,從而顯著降低 ISR 系統(tǒng)的總成本和開發(fā)時間。艾維希斯科技的實時智能分析方法充分利用了這種基于 COTS 的快速原型設計方法。前端設計過程通過結(jié)合軟件成本和開發(fā)時間模型實現(xiàn)自動化。設計優(yōu)化過程將開發(fā)時間和成本減少了四倍。基于IvySys COTS的快速原型設計方法使國防部和情報界能夠快速適應快速發(fā)展的不對稱威脅,從而保持美國的戰(zhàn)術態(tài)勢感知能力。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dsp
    dsp
    +關注

    關注

    556

    文章

    8158

    瀏覽量

    357810
  • FPGA
    +關注

    關注

    1646

    文章

    22054

    瀏覽量

    618808
  • asic
    +關注

    關注

    34

    文章

    1247

    瀏覽量

    122450
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    AioneMotor_DSC28034_L3F驅(qū)控一體板現(xiàn)貨庫存

    多種電機控制系統(tǒng),為用戶提供多種的選擇,能夠根據(jù)具體的電機類型和應用需求選擇最佳的控制系統(tǒng),實現(xiàn)最佳的電機控制
    發(fā)表于 06-27 09:07

    VirtualLab Fusion應用:將光耦合入單模光纖的最佳工作距離

    摘要 在本示例中,我們選擇了一個商用透鏡,并展示如何找到實現(xiàn)最大耦合效率的最佳工作距離。從幾何方法找到的焦點位置開始,使用衍射傳播方法評估最佳距離。 應用場景 應用場景:系統(tǒng) 輸入場
    發(fā)表于 06-03 08:44

    快速入門——LuatOS:sys庫多任務管理實戰(zhàn)攻略!

    在嵌入式開發(fā)中,多任務管理是提升系統(tǒng)效率的關鍵。本教程專為快速入門設計,聚焦LuatOS的sys庫,通過實戰(zhàn)案例帶你快速掌握多任務創(chuàng)建、調(diào)度
    的頭像 發(fā)表于 05-29 14:36 ?241次閱讀
    <b class='flag-5'>快速</b>入門——LuatOS:sys庫多<b class='flag-5'>任務</b>管理實戰(zhàn)攻略!

    RX140 MCU的快速原型板 數(shù)據(jù)手冊和設計資料

    Renesas RTK5FP1400S00001BE用于RX140 MCU的快速原型設計板設有板載RX140 MCU (R5F51406BGFN)。該板經(jīng)濟劃算,適用于各種應用的RX140評估和原型
    的頭像 發(fā)表于 05-21 10:43 ?529次閱讀
    RX140 MCU的<b class='flag-5'>快速</b><b class='flag-5'>原型</b>板 數(shù)據(jù)手冊和設計資料

    PanDao:光學加工評估

    一、軟件簡介 光學設計軟件工具可以很好地幫助光學工程師開發(fā)一款鏡頭產(chǎn)品,然而光學工程師和光學加工商之間仍然是基于人與人的交互。這個部分是光學系統(tǒng)能夠實現(xiàn)的最后一個主要障礙之一,因為它是基于個人的判斷
    發(fā)表于 05-06 08:43

    新思科技推出基于AMD芯片的新一代原型驗證系統(tǒng)

    一代HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng),憑借其卓越的運行性能、更快的編譯速度和更高的調(diào)試效率,引領了行業(yè)發(fā)展的新潮流。這些系統(tǒng)均采用了新思科技最新研發(fā)的仿真與
    的頭像 發(fā)表于 02-19 17:12 ?690次閱讀

    高速Gen3快速基因MOSFET提供同類最佳性能

    電子發(fā)燒友網(wǎng)站提供《高速Gen3快速基因MOSFET提供同類最佳性能.pdf》資料免費下載
    發(fā)表于 01-24 14:00 ?0次下載
    高速Gen3<b class='flag-5'>快速</b>基因MOSFET提供同類<b class='flag-5'>最佳</b>性能

    EE-188:使用C語言在ADSP-219x DSP實現(xiàn)中斷驅(qū)動系統(tǒng)

    電子發(fā)燒友網(wǎng)站提供《EE-188:使用C語言在ADSP-219x DSP實現(xiàn)中斷驅(qū)動系統(tǒng).pdf》資料免費下載
    發(fā)表于 01-15 16:06 ?0次下載
    EE-188:使用C語言在ADSP-219x <b class='flag-5'>DSP</b>上<b class='flag-5'>實現(xiàn)</b>中斷驅(qū)動<b class='flag-5'>系統(tǒng)</b>

    實現(xiàn)具有多個TMS320C31 DSP快速3D視覺傳感器

    電子發(fā)燒友網(wǎng)站提供《實現(xiàn)具有多個TMS320C31 DSP快速3D視覺傳感器.pdf》資料免費下載
    發(fā)表于 10-28 10:15 ?0次下載
    <b class='flag-5'>實現(xiàn)</b>具有多個TMS320C31 <b class='flag-5'>DSP</b>的<b class='flag-5'>快速</b>3D視覺傳感器

    MES系統(tǒng)最佳實踐案例

    效率、降低成本、保證產(chǎn)品質(zhì)量。 MES系統(tǒng)最佳實踐案例 引言 在當今競爭激烈的制造業(yè)環(huán)境中,企業(yè)必須不斷尋求創(chuàng)新和改進的方法來保持競爭力。MES系統(tǒng)作為一種關鍵的信息技術工具,已經(jīng)被廣泛應用于各種制造行業(yè),以
    的頭像 發(fā)表于 10-27 09:33 ?2962次閱讀

    使用TMS320C31 DSP實現(xiàn)信號處理子系統(tǒng)以檢測激勵聲發(fā)射

    電子發(fā)燒友網(wǎng)站提供《使用TMS320C31 DSP實現(xiàn)信號處理子系統(tǒng)以檢測激勵聲發(fā)射.pdf》資料免費下載
    發(fā)表于 10-26 09:49 ?0次下載
    使用TMS320C31 <b class='flag-5'>DSP</b><b class='flag-5'>實現(xiàn)</b>信號處理子<b class='flag-5'>系統(tǒng)</b>以檢測激勵聲發(fā)射

    快速部署原型驗證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗證是一種在FPGA平臺上驗證芯片設計的過程,通過在FPGA上實現(xiàn)芯片的設計原型,使得開發(fā)人員可以在硬件完成之前提前開始軟件開發(fā)和系統(tǒng)驗證。然而,如何
    的頭像 發(fā)表于 09-30 08:04 ?1122次閱讀
    <b class='flag-5'>快速</b>部署<b class='flag-5'>原型</b>驗證:從子卡到調(diào)試的全方位優(yōu)化

    DSP控制器的主要優(yōu)勢是什么?

    DSP控制器的主要優(yōu)勢: 高速處理能力 : DSP(數(shù)字信號處理器)專為快速數(shù)學運算設計,如乘法和加法,這對于信號處理至關重要。 它們通常具有流水線結(jié)構,可以同時執(zhí)行多個操作。 并行處理能力
    的頭像 發(fā)表于 09-24 16:21 ?1630次閱讀

    雙核dsp和單核dsp的區(qū)別

    雙核DSP(Digital Signal Processor,數(shù)字信號處理器)與單核DSP在多個方面存在顯著差異,這些差異主要體現(xiàn)在處理能力、任務分配、資源利用以及適用場景等方面。 一、處理能力 雙
    的頭像 發(fā)表于 09-24 16:14 ?1928次閱讀

    ST【AEK-MCU-C4MINI1】一體化、快速原型開發(fā)、用戶友好型MCU和電機控制評估板

    一體化、快速原型開發(fā)、用戶友好型MCU和電機控制評估板。
    的頭像 發(fā)表于 09-20 13:41 ?626次閱讀
    ST【AEK-MCU-C4MINI1】一體化、<b class='flag-5'>快速</b><b class='flag-5'>原型</b>開發(fā)、用戶友好型MCU和電機控制評估板