系統(tǒng)總線(System Bus)是系統(tǒng)芯片中各個(gè)設(shè)備（如嵌入式處理器,存儲(chǔ)器和外設(shè)等IP核）之間通信與互連的公共硬件通道，其為設(shè)備間訪問(wèn)共享硬件提供了一種互連機(jī)制，在數(shù)字系統(tǒng)中承擔(dān)數(shù)據(jù)傳輸?shù)娜蝿?wù)。

系統(tǒng)總線連接的設(shè)備根據(jù)功能的不同分為主設(shè)備和從設(shè)備。主設(shè)備指可以主動(dòng)發(fā)起傳輸任務(wù)的設(shè)備。例如，處理器可以通過(guò)總線控制外設(shè)，讀/寫(xiě)數(shù)據(jù)；一些外設(shè)也可以通過(guò)總線訪問(wèn)其他外設(shè)，讀/寫(xiě)數(shù)據(jù)。從設(shè)備是響應(yīng)主設(shè)備發(fā)起的傳輸任務(wù)的設(shè)備。例如，存儲(chǔ)器響應(yīng)主設(shè)備的讀操作，返回讀數(shù)據(jù)。此外，一些設(shè)備既可以作為主設(shè)備主動(dòng)對(duì)總線發(fā)起訪問(wèn)，又可以作為從設(shè)備被動(dòng)響應(yīng)總線事務(wù)。

系統(tǒng)芯片中，通常設(shè)計(jì)多個(gè)主設(shè)備和多個(gè)從設(shè)備。不同的從設(shè)備在總線上對(duì)應(yīng)著互不重疊的地址區(qū)間，總線通過(guò)主設(shè)備發(fā)起傳輸任務(wù)的目標(biāo)地址。不同總線協(xié)議會(huì)設(shè)計(jì)不同的主設(shè)備訪問(wèn)方式。例如：AMBA 2.0協(xié)議中規(guī)定，同一條AHB(Advanced High Perfoormance Bus)總線上的設(shè)備共享固定的地址數(shù)據(jù)傳輸通道，這意味著其中一個(gè)主設(shè)備占用AHB總線后其余主設(shè)備均處于等待狀態(tài)；而AMBA 3.0協(xié)議中的AXI總線則使用不同的ID號(hào)來(lái)區(qū)分主設(shè)備，主設(shè)備可以在其他主設(shè)備的訪問(wèn)未完成的情況下繼續(xù)發(fā)起請(qǐng)求。

一個(gè)基于AMBA 2.0總線的系統(tǒng)芯片架構(gòu)如圖5-96所示。AHB總線連接嵌入式處理器和存儲(chǔ)器等高速設(shè)備，APB總線連接串口,定時(shí)器等低速設(shè)備?？偩€仲裁機(jī)制包括輪詢機(jī)制和優(yōu)先級(jí)機(jī)制?？偩€在傳輸數(shù)據(jù)時(shí)，可以采用不同的傳輸類(lèi)型以適應(yīng)不同長(zhǎng)度和速度的傳輸需求。高性能ARM處理器是系統(tǒng)的主設(shè)備，它可以通過(guò)AHB總線訪問(wèn)高帶寬的外部存儲(chǔ)器接口和高帶寬片上RAM，也可以通過(guò)橋接器訪問(wèn)APB總線上的低速設(shè)備UART,鍵盤(pán),定時(shí)器和PIO等。

根據(jù)工作頻率的不同，總線被設(shè)計(jì)為高速總線和低速總線：高速總線支持較高的時(shí)鐘頻率，擁有較高的數(shù)據(jù)帶寬和性能，但功耗也較高，一般適用于CPU和DMA等高速設(shè)備的連接；低速總線工作頻率較低，雖然性能較差，但功耗較低，適合掛載鍵盤(pán),串口等低速外設(shè)。高速總線和低速總線之間可以用過(guò)橋進(jìn)行連接通信。目前，業(yè)界系統(tǒng)芯片中較有影響力的總線包括AMBA總線,CoreConnect總線,Wishbone總線和OCP總線等。

審核編輯 ：李倩