99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

智原發(fā)布FPGA-Go-ASIC驗(yàn)證平臺(tái) 協(xié)助客戶加速進(jìn)行電路設(shè)計(jì)與系統(tǒng)驗(yàn)證

智原科技 ? 來(lái)源:智原科技 ? 作者:智原科技 ? 2022-07-29 10:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)今日發(fā)布FPGA-Go-ASIC驗(yàn)證平臺(tái)。該平臺(tái)包含SoCreative! SoC驗(yàn)證平臺(tái)與附帶的FPGA原型平臺(tái),協(xié)助客戶加速進(jìn)行電路設(shè)計(jì)與系統(tǒng)驗(yàn)證。結(jié)合智原完善的FPGA-Go-ASIC服務(wù),客戶得以更快速地開(kāi)發(fā)產(chǎn)品并能有效地降低成本且增加芯片效能。

智原透過(guò)對(duì)于IP開(kāi)發(fā)整合的專業(yè)搭配自有IP的多樣性,事先整合與驗(yàn)證大多數(shù)SoC需要的IP到此驗(yàn)證平臺(tái)中,使客戶能夠大幅減少硬件驗(yàn)證除錯(cuò)和軟件開(kāi)發(fā)時(shí)間。該平臺(tái)采用Arm Cortex-A/M CPU、PCIe、LVDS、DDR等多種經(jīng)過(guò)硅驗(yàn)證的高速接口IP、系統(tǒng)周邊IP并整合操作系統(tǒng)軟件和驅(qū)動(dòng)程序在內(nèi)的全方位軟硬件解決方案;客戶可以輕松地將自己的電路設(shè)計(jì)整合到FPGA原型平臺(tái)中,并通過(guò)PCIe接口連接SoC平臺(tái)進(jìn)行全系統(tǒng)驗(yàn)證。

智原科技營(yíng)運(yùn)長(zhǎng)林世欽表示:“智原的FPGA-Go-ASIC驗(yàn)證平臺(tái)能夠協(xié)助客戶降低FPGA轉(zhuǎn)換的阻礙。智原的FPGA-Go-ASIC服務(wù)已成功用于多個(gè)項(xiàng)目,藉由此平臺(tái),我們?yōu)镕PGA-Go-ASIC客戶再次提供了重要的附加價(jià)值,不局限于應(yīng)用,讓FPGA轉(zhuǎn)換到ASIC的過(guò)程得以更快速且無(wú)縫接軌?!?/p>

關(guān)于智原科技

智原科技(Faraday Technology Corporation, TWSE: 3035)為專用集成電路(ASIC)設(shè)計(jì)服務(wù)暨知識(shí)產(chǎn)權(quán)(IP)研發(fā)銷售領(lǐng)導(dǎo)廠商,通過(guò)ISO 9001與ISO 26262認(rèn)證,總公司位于臺(tái)灣新竹科學(xué)園區(qū),并于中國(guó)大陸、美國(guó)與日本設(shè)有研發(fā)、營(yíng)銷據(jù)點(diǎn)。重要的IP產(chǎn)品包括:I/O、標(biāo)準(zhǔn)單元庫(kù)、Memory Compiler、兼容ARM指令集CPU、LPDDR4/4X、DDR4/3、MIPI D-PHY、V-by-One、USB 3.1/2.0、10/100 Ethernet、Giga Ethernet、SATA3/2、PCIe Gen4/3、28G可編程高速SerDes,以及數(shù)百個(gè)外設(shè)數(shù)字及混合訊號(hào)IP。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1646

    文章

    22054

    瀏覽量

    618821
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6708

    文章

    2543

    瀏覽量

    214869
  • 智原
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    7958

原文標(biāo)題:智原發(fā)布FPGA-Go-ASIC驗(yàn)證平臺(tái) 加速FPGA轉(zhuǎn)換ASIC

文章出處:【微信號(hào):faradaytech,微信公眾號(hào):智原科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    開(kāi)芯院采用芯華章P2E硬件驗(yàn)證平臺(tái)加速RISC-V驗(yàn)證

    近日,系統(tǒng)級(jí)驗(yàn)證 EDA 解決方案提供商芯華章科技與北京開(kāi)源芯片研究院(以下簡(jiǎn)稱 “開(kāi)芯院”)宣布,雙方基于芯華章的P2E 硬件驗(yàn)證系統(tǒng)雙模驗(yàn)證
    的頭像 發(fā)表于 07-18 10:08 ?289次閱讀
    開(kāi)芯院采用芯華章P2E硬件<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>平臺(tái)</b><b class='flag-5'>加速</b>RISC-V<b class='flag-5'>驗(yàn)證</b>

    推動(dòng)硬件輔助驗(yàn)證平臺(tái)增長(zhǎng)的關(guān)鍵因素

    硬件加速和基于FPGA的原型設(shè)計(jì)誕生于1980年代中期,開(kāi)發(fā)者將當(dāng)時(shí)初露頭角的現(xiàn)場(chǎng)可編程門陣列(FPGA)率先應(yīng)用于硅前設(shè)計(jì)的原型驗(yàn)證,由此催生了一種全新的
    的頭像 發(fā)表于 06-11 14:42 ?438次閱讀
    推動(dòng)硬件輔助<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>平臺(tái)</b>增長(zhǎng)的關(guān)鍵因素

    硬件輔助驗(yàn)證(HAV) 對(duì)軟件驗(yàn)證的價(jià)值

    生態(tài)系統(tǒng)和定制指令集開(kāi)發(fā)的唯一途徑。 當(dāng)下,芯片企業(yè)正在設(shè)計(jì) RISC-V 人工智能 (AI) 與機(jī)器學(xué)習(xí) (ML) 定制加速器,以實(shí)現(xiàn)特定工作負(fù)載的加速處理,這些企業(yè)創(chuàng)建的架構(gòu)由軟件驅(qū)動(dòng),而不使用遺留數(shù)據(jù)或任何通用數(shù)據(jù)。而是
    的頭像 發(fā)表于 05-13 18:21 ?967次閱讀

    新思科技硬件加速驗(yàn)證技術(shù)日即將來(lái)襲

    在AI、HPC、智能汽車高速迭代的驅(qū)動(dòng)下,全球半導(dǎo)體行業(yè)正面臨千億門級(jí)芯片設(shè)計(jì)復(fù)雜度與上億行代碼級(jí)系統(tǒng)驗(yàn)證的雙重壓力。如何加快從芯片到系統(tǒng)的全面驗(yàn)證與實(shí)現(xiàn),已成為定義下一代芯片創(chuàng)新的核心命題。
    的頭像 發(fā)表于 05-08 10:09 ?384次閱讀

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對(duì)于芯片研發(fā)是一個(gè)非常重要的測(cè)試手段,對(duì)于純軟件開(kāi)發(fā)人員,最難理解的就是位流驗(yàn)證。在FPGA芯片研發(fā)中,位流驗(yàn)證是在做什么,在哪些階段需要做位流
    的頭像 發(fā)表于 04-25 09:42 ?1353次閱讀
    <b class='flag-5'>FPGA</b> EDA軟件的位流<b class='flag-5'>驗(yàn)證</b>

    概倫電子集成電路工藝與設(shè)計(jì)驗(yàn)證評(píng)估平臺(tái)ME-Pro介紹

    ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動(dòng)集成電路工藝與設(shè)計(jì)的創(chuàng)新性驗(yàn)證評(píng)估平臺(tái),為集成電路設(shè)計(jì)、CAD、工藝開(kāi)發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個(gè)共用
    的頭像 發(fā)表于 04-16 09:34 ?895次閱讀
    概倫電子集成<b class='flag-5'>電路</b>工藝與設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>評(píng)估<b class='flag-5'>平臺(tái)</b>ME-Pro介紹

    西門子Veloce硬件輔助驗(yàn)證平臺(tái)升級(jí)

    西門子數(shù)字化工業(yè)軟件日前宣布擴(kuò)展其 Veloce? 硬件輔助驗(yàn)證平臺(tái)以支持 1.6 Tbps 以太網(wǎng)。作為西門子軟件/硬件和系統(tǒng)驗(yàn)證平臺(tái)的核心組件,Veloce 提供完整的虛擬模型,支
    的頭像 發(fā)表于 02-10 10:13 ?605次閱讀

    Cadence推出新一代驗(yàn)證系統(tǒng)

    楷登電子(Cadence)上半年震撼發(fā)布了新一代Cadence? Palladium? Z3 Emulation和Protium? X3 FPGA原型驗(yàn)證系統(tǒng),標(biāo)志著
    的頭像 發(fā)表于 12-30 10:37 ?657次閱讀

    芯華章發(fā)布FPGA驗(yàn)證系統(tǒng)新品HuaProP3

    近日,國(guó)內(nèi)EDA(電子設(shè)計(jì)自動(dòng)化)領(lǐng)域的佼佼者芯華章公司,正式對(duì)外宣布其最新研發(fā)的FPGA驗(yàn)證系統(tǒng)——HuaProP3已正式面世。這款產(chǎn)品的推出,標(biāo)志著芯華章在FPGA
    的頭像 發(fā)表于 12-13 11:12 ?853次閱讀

    國(guó)產(chǎn)EDA公司芯華章科技推出新一代高性能FPGA原型驗(yàn)證系統(tǒng)

    新品發(fā)布 XEPIC 不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新,特別是基于RISC-V等多種異構(gòu)處理器架構(gòu)的定制化高性能應(yīng)用芯片,對(duì)硬件驗(yàn)證平臺(tái)的性能、容量、高速接口、調(diào)試能力都提出了更高要求,因此
    發(fā)表于 12-10 09:17 ?715次閱讀
    國(guó)產(chǎn)EDA公司芯華章科技推出新一代高性能<b class='flag-5'>FPGA</b>原型<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>系統(tǒng)</b>

    ASIC集成電路設(shè)計(jì)流程

    ASIC(Application Specific Integrated Circuit)即專用集成電路,是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。
    的頭像 發(fā)表于 11-20 14:59 ?2094次閱讀

    FPGAASIC在大模型推理加速中的應(yīng)用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGAASIC進(jìn)行推理加速的研究也越來(lái)越多,從目前的市場(chǎng)來(lái)說(shuō),有些公司已經(jīng)有了專門做推理的ASIC,像Gro
    的頭像 發(fā)表于 10-29 14:12 ?2040次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>在大模型推理<b class='flag-5'>加速</b>中的應(yīng)用

    數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享文章 實(shí)際案例說(shuō)明用基于FPGA的原型來(lái)測(cè)試、驗(yàn)證和確認(rèn)IP——如何做到魚與熊掌兼

    本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用硅知識(shí)產(chǎn)權(quán)(IP)內(nèi)核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí),必須認(rèn)真考
    的頭像 發(fā)表于 10-28 14:53 ?1046次閱讀
    數(shù)字芯片設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>經(jīng)驗(yàn)分享文章 實(shí)際案例說(shuō)明用基于<b class='flag-5'>FPGA</b>的原型來(lái)測(cè)試、<b class='flag-5'>驗(yàn)證</b>和確認(rèn)IP——如何做到魚與熊掌兼

    FPGAASIC的優(yōu)缺點(diǎn)比較

    適應(yīng)各種應(yīng)用場(chǎng)景。這意味著用戶可以根據(jù)需要,通過(guò)編程來(lái)更改FPGA的功能,而無(wú)需更改硬件設(shè)計(jì)。 設(shè)計(jì)周期短 :與ASIC相比,FPGA的設(shè)計(jì)、驗(yàn)證和生產(chǎn)周期更短。這主要是因?yàn)?/div>
    的頭像 發(fā)表于 10-25 09:24 ?1725次閱讀

    快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗(yàn)證是一種在FPGA平臺(tái)驗(yàn)證芯片設(shè)計(jì)的過(guò)程,通過(guò)在FPGA上實(shí)現(xiàn)芯片的設(shè)計(jì)原型,使得開(kāi)發(fā)人員可以在硬件完成之前提前開(kāi)始軟件開(kāi)發(fā)和
    的頭像 發(fā)表于 09-30 08:04 ?1122次閱讀
    快速部署原型<b class='flag-5'>驗(yàn)證</b>:從子卡到調(diào)試的全方位優(yōu)化