全球大部分 IP 流量都經(jīng)過(guò)數(shù)據(jù)中心，不斷增長(zhǎng)的數(shù)據(jù)處理、存儲(chǔ)和傳輸量正在推動(dòng)對(duì)數(shù)據(jù)中心服務(wù)的需求快速增長(zhǎng)。提供這些服務(wù)需要能源，隨著服務(wù)器數(shù)量的增長(zhǎng)以及這些服務(wù)器切換到新的高性能、耗電的處理器，能源需求有可能快速增長(zhǎng)。因此，數(shù)據(jù)中心運(yùn)營(yíng)商正在尋找方法來(lái)提高處理能力，同時(shí)保持盡可能低的功耗。

為了滿(mǎn)足這一要求，系統(tǒng)架構(gòu)師和設(shè)計(jì)人員在設(shè)計(jì)處理器電源方案時(shí)需要考慮整體系統(tǒng)效率。解決這一挑戰(zhàn)的一種方法是提高數(shù)據(jù)中心機(jī)架的功率密度，這可以通過(guò)對(duì)用于轉(zhuǎn)換和調(diào)節(jié)直流電壓的電源管理 IC （PMIC） 技術(shù)采用新方法來(lái)幫助實(shí)現(xiàn)。

提高效率的動(dòng)力

幾乎每件電子設(shè)備中都有一個(gè) DC/DC 轉(zhuǎn)換階段，實(shí)際上，這會(huì)損失一些能量。在便攜式設(shè)備中，這會(huì)降低電池壽命和產(chǎn)生過(guò)多的熱量，而在交流輸入設(shè)備中，這也意味著增加公用事業(yè)能源供應(yīng)的額外美元成本，從而對(duì)環(huán)境產(chǎn)生更大的影響。產(chǎn)生的額外熱量需要額外的冷卻裝置，如果不能有效消散，可能會(huì)降低產(chǎn)品的可靠性。

因此，有各種動(dòng)機(jī)來(lái)提高 DC/DC 轉(zhuǎn)換效率，尤其是在數(shù)據(jù)中心，據(jù) IEA 報(bào)告稱(chēng)，數(shù)據(jù)中心消耗了全球約 1% 的能源供應(yīng)，或 2020 年消耗了 200-250 TWh，可能還會(huì)使用另外 100 TWh用于加密貨幣挖掘。與此同時(shí)，數(shù)據(jù)傳輸網(wǎng)絡(luò)在同一時(shí)期消耗了 260-340 TWh。1盡管互聯(lián)網(wǎng)流量以每年約 30% 的速度增長(zhǎng)，但由于電力轉(zhuǎn)換效率的提高，這些能源消耗數(shù)據(jù)在過(guò)去 10 年中保持相對(duì)平穩(wěn)（圖 1）。

圖 1：2010-2020 年互聯(lián)網(wǎng)流量、數(shù)據(jù)中心工作負(fù)載和數(shù)據(jù)中心能源使用的全球趨勢(shì)

然而，情況正在發(fā)生變化：最好的超大規(guī)模數(shù)據(jù)中心現(xiàn)在的整體電力使用效率約為 1.1，這意味著 IT 設(shè)備每消耗 10 千瓦時(shí)，系統(tǒng)供應(yīng)和冷卻僅損失 1 千瓦時(shí)。雖然未來(lái)功率轉(zhuǎn)換效率會(huì)逐步提高，特別是隨著寬帶隙半導(dǎo)體使用的增加，但隨著數(shù)據(jù)中心升級(jí)到最佳實(shí)踐，進(jìn)一步的全球收益受到限制。因此，在未來(lái)幾年，能源需求將開(kāi)始更直接地隨著數(shù)據(jù)吞吐量而擴(kuò)大。這給已經(jīng)面臨嚴(yán)重空間限制并需要將更多處理能力（因此，更高的散熱量）打包到每個(gè)機(jī)架中的系統(tǒng)設(shè)計(jì)人員提出了一個(gè)問(wèn)題。如果功率轉(zhuǎn)換元件也需要增加空間，

DC/DC 功率密度越來(lái)越受到關(guān)注

因此，在給定體積內(nèi)測(cè)量功率轉(zhuǎn)換器的輸出正成為一個(gè)重要的設(shè)計(jì)問(wèn)題。如果可以提高功率密度，那么可以在不成比例地增加轉(zhuǎn)換器尺寸的情況下增加機(jī)架功能。由于電源管理是提高功率密度的關(guān)鍵，因此提高執(zhí)行工作的 PMIC 的性能已成為一個(gè)越來(lái)越重要的目標(biāo)。當(dāng)涉及到高效率和高功率密度時(shí)，提供端負(fù)載電壓的 DC/DC 轉(zhuǎn)換器是一個(gè)焦點(diǎn)。此處的任何損耗都會(huì)在電源系統(tǒng)中向上游傳播，因?yàn)樵诳偩€(xiàn)轉(zhuǎn)換器和 AC/DC 以及功率因數(shù)校正階段會(huì)進(jìn)一步損耗能量。同時(shí)，這些負(fù)載點(diǎn) （PoL） 轉(zhuǎn)換器還需要盡可能靠近其負(fù)載以避免電壓下降。由于現(xiàn)代處理器在大電流下需要低于 1V 的電源軌，公差已經(jīng)很緊了。如果事情還不夠困難，負(fù)載 IC 需要在其周?chē)?PCB 中為數(shù)據(jù)和地址總線(xiàn)提供空間，并且需要高性能冷卻，從而為電源轉(zhuǎn)換器留下很小的空間。

因此，PoL 轉(zhuǎn)換器需要最大化功率并最小化尺寸。當(dāng)開(kāi)關(guān)穩(wěn)壓器從固有損耗的線(xiàn)性類(lèi)型中接管時(shí)，可以看到一條清晰的路徑，以接近零損耗；半導(dǎo)體開(kāi)關(guān)在關(guān)閉時(shí)不會(huì)消耗任何能量，而在開(kāi)啟時(shí)幾乎不會(huì)消耗，隨著技術(shù)的進(jìn)步和設(shè)備并聯(lián)，即使這種損耗也會(huì)減少。雖然半導(dǎo)體效率有所提高，但實(shí)際上無(wú)源元件已成為尺寸的限制，因此也限制了功率密度。大多數(shù)開(kāi)關(guān)穩(wěn)壓器都需要一個(gè)電感器和輸入/輸出電容器，這些電容器的尺寸往往會(huì)隨著所需功率而增大，而隨著開(kāi)關(guān)頻率而減小。出于這個(gè)原因，更高的頻率可以更好地減少占位面積，但隨后半導(dǎo)體動(dòng)態(tài)損耗開(kāi)始增加，從而損害效率。此外，在較高的開(kāi)關(guān)速率下，電感器磁芯損耗和電容器寄生損耗會(huì)顯著增加。因此，PoL 轉(zhuǎn)換器必須以折衷的頻率運(yùn)行，通常最多不超過(guò)幾兆赫茲。

誘人的是，在非常高的頻率下，必要的電感可以非常低，以至于不需要有損耗的磁芯，并且在減小的環(huán)路直徑中只需要幾匝——這可以在 PCB 跟蹤的小區(qū)域內(nèi)實(shí)現(xiàn)。最新的電容器技術(shù)還導(dǎo)致高頻所需的低值進(jìn)一步小型化。剩下的問(wèn)題是半導(dǎo)體開(kāi)關(guān)損耗將效率降低到一個(gè)不可行的值?，F(xiàn)在，Empower Semiconductor 開(kāi)發(fā)的一種新的集成穩(wěn)壓器 （IVR） 技術(shù)改變了這種情況。3

功率密度突破

新的 IVR 技術(shù)通過(guò)使用獲得專(zhuān)利的、可數(shù)字配置的多相諧振開(kāi)關(guān)方法解決了開(kāi)關(guān)損耗挑戰(zhàn)，該方法可最大限度地減少導(dǎo)致開(kāi)關(guān)轉(zhuǎn)換時(shí)耗散的電壓和電流重疊?；诰哂?a target="_blank">嵌入式硅電容器的先進(jìn) CMOS 幾何結(jié)構(gòu)，這允許在低數(shù)百兆赫范圍內(nèi)運(yùn)行，并且在整個(gè)負(fù)載范圍內(nèi)具有幾乎平坦的高效率。器件的效率峰值為 91%，其輸入電壓為 1.8V，可編程輸出電壓范圍為 0.5V 至 1.2V，額定電流為 10A 連續(xù)電流，15A 峰值電流。所有這些都是在具有 5 × 5-mm PCB 占位面積和僅 0.75 mm 輪廓的倒裝芯片芯片級(jí)封裝 （FcCSP） 中實(shí)現(xiàn)的。全額定性能不需要分立的外部元件，與形成在主板銅跟蹤中的無(wú)芯電感器，通常在 IVR 封裝下方。采用 8 × 10-mm LGA 封裝的部件具有集成電感器。與競(jìng)爭(zhēng)部件相比，所實(shí)現(xiàn)的 FcCSP 芯片占位面積減少了 10 倍，這意味著它可以安裝在更靠近負(fù)載的位置，甚至可以直接安裝在 SoC 基板上。

其他優(yōu)勢(shì)

一個(gè)設(shè)計(jì)經(jīng)驗(yàn)法則是，開(kāi)關(guān)電源控制環(huán)路的帶寬不應(yīng)大于開(kāi)關(guān)頻率的大約五分之一到十分之一，以避免不穩(wěn)定。這導(dǎo)致在亞和低兆赫范圍內(nèi)看到的典型開(kāi)關(guān)頻率的環(huán)路響應(yīng)時(shí)間為數(shù)百微秒。輸出電流壓擺率也受到低頻所需的大輸出電感的限制。Empower 設(shè)計(jì)以非常低的電感值在如此高的頻率下切換，使得環(huán)路響應(yīng)約為 500 ns。此時(shí)電流可以從 0 A 轉(zhuǎn)換到 10 A，電壓偏移小于 15 mV，而之前的 PoL 模塊技術(shù)約為 50 mV。無(wú)需額外的外部電容器即可實(shí)現(xiàn)這一性能。

由于該設(shè)計(jì)允許負(fù)載階躍的最小電壓瞬變，并且非常小，以至于它可以安裝在非常靠近最終負(fù)載的地方，并且電壓降很小，因此可以將輸出標(biāo)稱(chēng)電壓設(shè)置為比以前更低，因?yàn)樗璧碾妷洪_(kāi)銷(xiāo)更少。這可能會(huì)節(jié)省負(fù)載的能量。

超快速動(dòng)態(tài)電壓縮放

快速控制環(huán)路還允許非?？焖俚膭?dòng)態(tài)電壓縮放 （DVS），其中負(fù)載（通常是處理器）可以通過(guò)數(shù)字接口請(qǐng)求動(dòng)態(tài)改變軌道電壓，以最大限度地降低整體功耗。

例如，在等待緩存數(shù)據(jù)時(shí)，可以放下鐵軌以減少耗散。圖 3 顯示了 Empower 部件在標(biāo)稱(chēng)電壓 （V IVR nom ） 和節(jié)能電壓 （V IVR mem ） 之間的轉(zhuǎn)換時(shí)間為 7 ns，從而在時(shí)鐘繼續(xù)進(jìn)行的同時(shí)將每個(gè)等待周期的能耗降低了 65%。具有 DVS 功能的前幾代 PoL 轉(zhuǎn)換器比 Empower 部件慢約 1，000 倍，并且反應(yīng)不夠快，無(wú)法利用這一點(diǎn)。V PMIC是老一代 PoL 轉(zhuǎn)換器所需的電壓，設(shè)置得更高以允許可能的電壓偏移與負(fù)載瞬變，并且在 180 ns 等待周期內(nèi)無(wú)法通過(guò) DVS 做出反應(yīng)。

圖 3：Empower 的 IVR 可以在 7 ns 內(nèi)從 V IVR nom轉(zhuǎn)換到 V IVR mem。

實(shí)際實(shí)施顯示顯著減少了占用空間

Empower IVR 部件在 1.8V 標(biāo)稱(chēng)輸入下運(yùn)行，因此需要在系統(tǒng)級(jí)別與競(jìng)爭(zhēng) PoL 進(jìn)行比較才有意義。例如，考慮圖 4 中描述的 DSP 芯片電源樹(shù)。

圖 4：典型的 DSP 電源樹(shù)

圖 5 顯示了滿(mǎn)足此要求的典型電源實(shí)現(xiàn)方案。它使用 36 個(gè)分立元件并占用約 360 mm 2的電路板空間。但是，當(dāng)使用 Empower 部件實(shí)現(xiàn)時(shí)，圖 6 中的原理圖結(jié)果是，在 155-mm 2的電路板區(qū)域中只有 14 個(gè)分立元件。

圖 5：圖 4 的電源樹(shù)，使用現(xiàn)有 PoL 技術(shù)實(shí)現(xiàn)

圖 6：圖 4 的電源樹(shù)，使用 Empower 的 EP7029C IVR 實(shí)現(xiàn)

盡管尺寸很小，但 Empower IVR 包括全面的功能——提供使能輸入和電源良好輸出以及提供功能遙測(cè)的 I 3 C 數(shù)字接口，以及根據(jù)需要?jiǎng)討B(tài)編程輸出電壓的能力。演示板帶有用于設(shè)置和監(jiān)控的 GUI。這些部件還具有針對(duì)外部故障和過(guò)熱的全面保護(hù)。Empower IVR 提供單路、雙路和三路獨(dú)立穩(wěn)壓輸出，并采用 FcCSP 和 LGA 封裝樣式。

概括

我們已經(jīng)看到 DC/DC 轉(zhuǎn)換器如何需要在緊湊的電子設(shè)備中具有更高的功率密度，例如現(xiàn)代數(shù)據(jù)中心使用的機(jī)架。過(guò)去，通過(guò)提高開(kāi)關(guān)頻率和減小分立元件的尺寸來(lái)實(shí)現(xiàn)這一點(diǎn)通常意味著半導(dǎo)體效率必須受到影響。因此，操作通常僅限于使用常用部件的幾兆赫茲。

然而，現(xiàn)在，集成穩(wěn)壓器的可用性正在幫助解決這個(gè)問(wèn)題，方法是在非常高的開(kāi)關(guān)頻率下保持高效率，并逐步提高功率密度。這些 IVR 將高度集成與快速瞬態(tài)響應(yīng)和行業(yè)領(lǐng)先的 DVS 性能相結(jié)合，可滿(mǎn)足現(xiàn)代高端處理要求的需求，同時(shí)提高整體系統(tǒng)效率。

審核編輯：郭婷