本文為明德?lián)P原創(chuàng)文章，轉(zhuǎn)載請注明出處！

由于AD9144是高速DA轉(zhuǎn)換模塊，轉(zhuǎn)換速率可以達(dá)到2.5G，可以滿足普通的DA數(shù)據(jù)接口。為了匹配高速AD/DA轉(zhuǎn)換，JESD204B接口就應(yīng)運(yùn)而生，在本高速DA轉(zhuǎn)換工程中，AD9144的參數(shù)設(shè)定與JESD204B有千絲萬屢的關(guān)系，二者是相互對應(yīng)的。

本次工程實(shí)現(xiàn)的目標(biāo)：

波形：正弦波（波形由16個16位寬數(shù)據(jù)構(gòu)成）

頻率：31.25MHZ

采樣率：500MHZ

DAC個數(shù)：2個

LANE個數(shù)：4個

插值：1

類型：單link

單次傳輸數(shù)據(jù)為：128位

一、 AD9144工作模式的選擇

AD9144共有Single-Link和dual-Link兩種類型可以選擇，其中Single-Link類型有10種工作模式，Dual-Link有6種工作模式。

具體工作模式如下圖所示：

1. 參數(shù)介紹：

M:轉(zhuǎn)換DA個數(shù)；

L:lane的個數(shù)；

S:每一個AD的每一幀的采樣點(diǎn)數(shù)；

F:每條lane的每一幀的字節(jié)數(shù)；

2. 模式的選擇步驟

對于工作模式的選擇不同的項(xiàng)目有著不同的思考：

1) 本次采用單link方式所以有10種工作模式選擇；

2) AD9144使用兩個DAC所以只能在mode4-mode7之間選擇；

3) AD9144和JESD204B間采用4條lane相連，所以只能選擇mode4或mode5；

4) 為了便于AD9144參數(shù)計算，本次采用JESD204B的mode4。

二、JESD204B的時鐘關(guān)系

了解AD9144時鐘關(guān)系是我們計算AD9144參數(shù)的前提，下面介紹一下JESD204B中各個時鐘之間的關(guān)系。

1.名詞解釋：

SYSREF clock：同步時鐘頻率

Device clock：驅(qū)動時鐘頻率

Multifram clock：多幀頻率

Fram clock：幀頻率

Character clock：字節(jié)時鐘頻率

Bit clock：單條lane數(shù)據(jù)傳輸速率

Sample clock：采樣率

Conversation clock：轉(zhuǎn)換率

2.關(guān)系介紹

1個同步時鐘周期內(nèi)，可以發(fā)R個多幀

1個多幀的發(fā)送需要D個工作時鐘；

1個多幀由K個幀組成

1個幀內(nèi)由F個字節(jié)數(shù)

1個字節(jié)經(jīng)過8B/10B編碼得到bit數(shù)

1幀內(nèi)由S個采樣點(diǎn)

1個采樣點(diǎn)經(jīng)過C倍插值得到轉(zhuǎn)化后的采樣結(jié)果（C由x1,x2,x4,x8四種模式）

三、 AD9144的參數(shù)設(shè)定

1.參數(shù)設(shè)定的意義

①確定配置AD9144所需要的寄存器值；

②設(shè)定JESD204B的IP核的參數(shù)；

③ 確定AD9516的分頻時鐘頻率；

2.AD9144的時鐘參數(shù)計算

由工程的設(shè)計目標(biāo)，可以結(jié)合JESD204B對AD9144進(jìn)行參數(shù)設(shè)置。

有效數(shù)據(jù)傳輸速率 =sample*16*2=16G/s;

實(shí)際傳輸數(shù)據(jù)速率 =16G*(10/8)=20G/s;

Lane_rate =20G/4=5G;

Sapmple_clock =500MHZ;

Frame_clock =sample_clock/S=500MHZ(S取1);

Char_clock =fram_clock*F=500MHZ(F取1);

Bit_clock =char_clock*10=5G(8b/10B編碼得出);

Conversion_clock =sample_clock*C=500MHZ(單倍插值C=1);

Mul_fram_clock =fram_clock/K=15.625MHZ(K取32);

Sysref_clock =mul_fram_clock/R=7.8125MHZ（R取合適的整數(shù)即可R=2）;

device_clock =mul_frame_clock*D=125MHZ(D 取合適整數(shù)即可D=8)；

Refclk=lane/40 =125MHZ（AD9144參考時鐘）；

注釋：

= 1 * GB3 * MERGEFORMAT ①實(shí)際速率是有效速率經(jīng)過8B/10B編碼得出；

= 2 * GB3 * MERGEFORMAT ②D最小值是，Dmin=有效數(shù)據(jù)量/128，D為整數(shù)；

四、 AD9144的配置表生成

1.實(shí)現(xiàn)方法

方法1；對照AD9144手順根據(jù)工程的實(shí)現(xiàn)功能以及AD9144的計算參數(shù)進(jìn)行逐個配置

方法2：使用AD9144的配置軟件進(jìn)行配置，然后對照手順進(jìn)行配置

本次使用方法2進(jìn)行AD9144的寄存器值的配置

2.實(shí)現(xiàn)步驟

1. 打開ACE軟件選擇對應(yīng)芯片AD9144-FMC-EBZ，并選擇添加。

2. 對照計算的AD9144的參數(shù)進(jìn)行芯片設(shè)置,完成后雙擊藍(lán)色AD9144圖標(biāo)。

(1)Link模式：single； (2)link；JESD MODE :mode4;

(3)Subclss：子類1； (4)Interpolation：選擇1倍插值（無插值模式）;

(5)DAC PLL勾選； (6)RefClk：計算的AD9144參考時鐘，125MHZ;

(7)FIN=device_clock=125MHZ； (8)FADC=采樣率=500MHZ;

3. 寄存器配置表生成后，即可用來配置AD9144寄存器

以上就是AD9144的參數(shù)設(shè)定，感興趣的同學(xué)可以留言相互討論！

審核編輯 黃昊宇