99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

有關(guān)芯片光刻路線圖的一些知識

傳感器技術(shù) ? 來源:ittbank ? 作者:ittbank ? 2022-06-30 10:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

我們所知道的第一個半導(dǎo)體路線圖可能是摩爾觀察到的,以他為名字的“摩爾定律”預(yù)計,芯片的計算能力隨著時間的增長呈指數(shù)增長。這促使芯片制造商定期對芯片進行升級,而這些廠商的設(shè)備和材料供應(yīng)商也需要了解未來的技術(shù)將如何發(fā)展,因此制定了國際半導(dǎo)體技術(shù)路線圖(ITRS)半導(dǎo)體路線圖。芯片制造商之間合作,并進行了對未來需求和挑戰(zhàn)的預(yù)測,以提供對行業(yè)發(fā)展方向和需求的公開描述。

該路線圖已演變?yōu)閲H設(shè)備和系統(tǒng)路線圖或IRDS路線圖,與ITRS路線圖的不同的是,它更多地是由上而下,而不是由下而上推導(dǎo)出來的。換句話說,它不是由芯片制造商的需求驅(qū)動的,而是通過預(yù)測未來器件性能的進展,然后確定什么類型的器件和結(jié)構(gòu)可以提供未來所需的性能,其中包括了很多部分。本文重點介紹了2021年更新的光刻路線圖中的光刻部分。

有關(guān)芯片光刻路線圖的一些知識

IRDS路線圖中More Moore部分預(yù)測了傳統(tǒng)邏輯和存儲芯片的改進。這部分升級是由大數(shù)據(jù)、物聯(lián)網(wǎng)云計算和性能改進的一般需求驅(qū)動的。據(jù)預(yù)測,高性能邏輯器件將推動分辨率提高,而動態(tài)隨機存取存儲器(DRAM)器件的分辨率將落后于邏輯器件。非易失性存儲器已經(jīng)主要轉(zhuǎn)向3D堆疊,將不會提高分辨率。關(guān)鍵邏輯節(jié)點的相關(guān)數(shù)據(jù)如圖所示。在接下來的10年里,尺寸會變得更小,然后隨著邏輯切換到3D堆疊,預(yù)計尺寸將停止縮小。

ad2e6cc6-f800-11ec-ba43-dac502259ad0.png

Projected logic critical dimensions

圖2顯示了2021年光刻路線圖中邏輯和DRAM預(yù)測的光刻需求。注意,節(jié)點的名稱用引號括起來,因為節(jié)點名稱不再代表任何邏輯產(chǎn)品中的實際物理維度。

ad3ed20a-f800-11ec-ba43-dac502259ad0.png

邏輯和DRAM的投影光刻要求。

白色的單元格表示存在可制造解決方案來滿足這一要求,并正在進行優(yōu)化,黃色的單元格表示已知可制造解決方案,可以實施,紅色的單元格表示未知可制造解決方案。

歷史上,光刻路線圖關(guān)注的一個關(guān)鍵挑戰(zhàn)就是分辨率,預(yù)計未來幾代芯片需要比目前光刻系統(tǒng)更好的分辨率?,F(xiàn)在情況已經(jīng)不同了,如果使用雙重圖案化,則已經(jīng)通過在制造中使用的EUV系統(tǒng)來解決路線圖上的最小線和空間尺寸。對于接觸孔(contact holes)和其他孔類型水平(hole type levels),使用當前工具的雙重曝光可以解決直到2025年的“1.5 nm”所需的最小間距問題?!?.5 nm”節(jié)點將可以使用當時預(yù)計的High NA EUV工具進行雙重曝光。在此之后,預(yù)計不需要進一步的分辨率改進。

包含分辨率數(shù)據(jù)的單元是黃色的,“可制造的解決方案是已知的”,其中使用EUV的雙重圖案化已經(jīng)可以產(chǎn)生這種尺寸。在沒有High NA EUV的情況下,EUV雙重圖案化是無法滿足的,或者在光刻委員會認為雙重圖案化的圖案質(zhì)量有問題的情況下,單元被編碼為紅色,“可制造的解決方案是未知的”。

未來10年光刻技術(shù)面臨的主要挑戰(zhàn)主要與噪聲和缺陷有關(guān),Overlay預(yù)計也將是一個挑戰(zhàn)。

光刻路線圖的一部分是對未來挑戰(zhàn)潛在解決方案的描述。

圖3和圖4分別顯示了線和間隔以及接觸孔。在這些圖形中,水平方向是時間,也是需要圖案的最小CD。這些行反映了不同邏輯和存儲芯片的節(jié)點?;疑珬l表示節(jié)點預(yù)計何時投入生產(chǎn)。白色條形表示已選擇并正在實施的模式選項,但尚未投入生產(chǎn)的時間段。在這種實現(xiàn)之前的時間段內(nèi),芯片生產(chǎn)商必須從有限的可能性集合中選擇要使用的模式選項,這被稱為“窄選項”。

ad564d18-f800-11ec-ba43-dac502259ad0.png

Line and space potential solutions.

ad614880-f800-11ec-ba43-dac502259ad0.png

Contact hole potential solutions

對于線和間隔,EUV雙圖案可以為任何未來預(yù)計的臨界尺寸提供足夠的分辨率,雖然最終可能不是首選的解決方案。對于接觸孔和其他孔型圖案,NA=0.33的EUV雙圖案可能不能提供足夠的分辨率,需要新的解決方案,High NA和EUV雙圖案是一個潛在的解決方案。

隨機性(Stochastics)指的是成像過程中組件的隨機變化,可以認為是噪聲。成像中的噪聲有多種來源,其中最主要的是由于光子噪聲引起的空間圖像的隨機變化,以及由于構(gòu)成光刻膠的化學(xué)成分的數(shù)量和位置的隨機性而引起的化學(xué)變化。

在EUV中,二次電子的產(chǎn)生和傳播也存在噪聲,而二次電子驅(qū)動了EUV光刻膠中的輻射化學(xué)。這些噪聲因素通過影響線邊緣粗糙度(LER:line edge roughness )、線寬度粗糙度(LWR:line width roughness )和臨界尺寸均勻性(CDU:critical dimension uniformity )來影響圖案質(zhì)量。

在EUV中,噪聲也會導(dǎo)致某些類型的缺陷,如missing contacts 、line opens 以及 bridges。LER、LWR和CDU的要求隨著分辨率的變化而變化,因此當尺寸變小時,這些要求就會變得更嚴格。

隨機變化與臨界維度的縮放方式不同,因此它們的顯著性隨著臨界維度的減小而增,這是一個光刻界一直在努力解決的矛盾。EUV的出現(xiàn)帶來了噪聲問題。對于給定的曝光能量(以單位面積能量衡量),不僅光子少14倍,而且印刷特征尺寸大約比ARF浸沒小兩倍或更多倍,導(dǎo)致對所有噪聲源更敏感,噪聲限制了EUV可以打印的最小特征尺寸。

噪聲的一個控制因素是光刻膠的”印刷“劑量。較慢的光刻膠往往比較快的光刻膠顯示出更少的噪聲,但光刻膠越慢,EUV曝光通量越差。EUV曝光工具的成本遠遠超過一億美元,因此這些工具的高效使用和快速吞吐量非常重要。如果未來對低噪聲成像的需求迫使使用慢速EUV光刻膠,這可能會影響半導(dǎo)體產(chǎn)業(yè)沿著IRDS路線圖發(fā)展的進展。對于2020年IRDS路線圖,光刻團隊進行了縮放計算,以預(yù)測作為關(guān)鍵尺寸函數(shù)的預(yù)期打印劑量。

我們對于噪聲問題的代理(proxy)是接觸孔印刷的預(yù)期CDU。光子統(tǒng)計量(photon statistics)、電子統(tǒng)計量(electron statistics)或接觸小孔的化學(xué)變化(chemical variation)應(yīng)該直接轉(zhuǎn)化為CD變化。

我們計算的起點是“7nm”邏輯節(jié)點,對于某些關(guān)鍵級別,該節(jié)點正在使用EUV進行批量生產(chǎn)。我們假設(shè)生產(chǎn)該節(jié)點的晶圓廠使用最快的EUV光刻膠,仍然給出可接受的缺陷和噪聲水平。路線圖顯示了每個節(jié)點所需的最小接觸孔尺寸和最小目標CDU。我們將使用CDU規(guī)格用于印刷CD 15%的接觸孔,對于3.82nm的7nm接觸孔尺寸來說,這給出了預(yù)期的3σ變化。較小的CDU將需要相應(yīng)較小的CDU,在其他條件相同的情況下,將強制使用較慢的光刻膠。假設(shè)使用類似的單次曝光光刻膠工藝來印刷所討論的所有CD,通過計算必須改變多少光刻膠的光刻速度才能提供這種較低的CDU,我們可以預(yù)測未來所需的光刻速度。

可以認為CD變化主要來自兩個來源:曝光中光子的散粒噪聲(shot noise)和光刻膠中發(fā)生的所有化學(xué)和電子相關(guān)過程的變化。散粒噪聲將與要打印的劑量的平方根成比例。如果所有的CDU變化僅來自于該因素,則每次目標CD收縮30%時,印刷劑量將必須加倍,才能讓接觸孔CD變化對新節(jié)點和舊節(jié)點的比例相同。

另一方面,如果所有的CDU都是由隨機光刻膠(random resist)工藝引起的,則光刻膠必須在每個節(jié)點上提高20%到30%,才能將CDU降低到目標水平。這兩種限制情況都不現(xiàn)實,因為已知光刻膠特征尺寸變化來自這兩個來源。最好的辦法就是將每個變化源(source of variation)的影響分開,分別預(yù)測每個變化源的改進,并將各個變化元分別組合起來,以預(yù)測整體的光速變化。然而,我們無法找到適合此任務(wù)的令人滿意的噪聲源分類,因此我們使用了不同的方法。

這個K4局部臨界尺寸均勻性(LCDU:local critical dimension uniformity)的方程于2019年由GEH引入,它將LCDU計算為通過normalized image log slope(NILS)測量的空間圖像質(zhì)量、打印劑量、用于成像的光子能量和無量綱因子的函數(shù)。K4:

ad6d3b5e-f800-11ec-ba43-dac502259ad0.png

這個K4因子以與瑞利相同的方式測量用于使接觸孔成像的工藝和光刻膠的質(zhì)量K1因子表征給定光刻膠和工藝的分辨率。光子能量由用于所討論的工藝的波長設(shè)置,因此對于我們的目的,它是一個常數(shù),因為EUV光刻假設(shè)用于所有曝光。NILS受曝光工具因素(如NA、像差(aberrations)和光斑(flare))、使用的照明條件、特征尺寸和掩模效應(yīng)的影響。我們選擇預(yù)測NILS從節(jié)點到節(jié)點大致恒定,值為2.5。這等同于假設(shè)曝光工具、掩模版、工藝和設(shè)計改進將以足以補償由于較小的特征尺寸,而導(dǎo)致NILS損失速率額(at a rate sufficient to compensate)發(fā)生,并且意味著從節(jié)點到節(jié)點成像的顯著改進。

如下文所述,我們使用這些假設(shè)來預(yù)測用于印刷臨界尺寸的EUV光刻膠的未來印刷劑量。我們在2020年的SPIE微光刻會議上介紹了這項工作。在同一次會議上,對K4介紹了配方。在修訂后的公式中,有一個新的術(shù)語[e(√2πσ/P)2]如下面的等式所示,添加了包含光刻膠的blur(σ)和 pitch(P)為LWR測量的特征。

這個新等式調(diào)整了K4觀察到光刻膠是圖案間距的函數(shù)。

ad7c15fc-f800-11ec-ba43-dac502259ad0.png

這個新的因素“模糊間距“(blur pitch)是必要的,因為resist blur影響光刻膠中圖像的有效NILS。在原來那個K4等式,相同的光刻膠以不同的節(jié)距印刷將給出不同的K4數(shù)值。利用修正后的方程,K4通過間距(pitch)是恒定的。

然而,在我們對印刷的EUV劑量的預(yù)測中,隱含的是,不同的光刻膠將用于每個節(jié)點和每個臨界尺寸,并且還隱含了,光刻膠將針對被印刷的特定尺寸進行優(yōu)化。當臨界尺寸縮小時,最佳resist blur也將縮小。用于反應(yīng)擴散的最佳resist blur被報告為半節(jié)距CD的35%,這意味著用于每個CD的優(yōu)化光刻機將具有恒定的比率σ向P。按比例減少blur并不是微不足道的,諸如二次電子blur的因素必須與諸如acid diffusion等傳統(tǒng)因素一起解決。

從歷史上看,光刻膠開發(fā)人員已經(jīng)根據(jù)需要減少了Blur,我們假設(shè)他們未來將繼續(xù)這樣做,雖然這并不是必然的,前面的等式中的blur間距因子將是常數(shù)。原來的K4,假設(shè)resist blur對于每個連續(xù)的臨界尺寸被優(yōu)化,等式表現(xiàn)出了用于外推到印刷劑量的適當縮放。注意,該方法假設(shè)由于隨機效應(yīng)導(dǎo)致的CD控制的損失是選擇光刻膠的限制因素。但是隨機效應(yīng)也會產(chǎn)生不想要的缺陷,例如缺失或合并的接觸孔。據(jù)報道,這類缺陷比簡單地使用其平均值和標準偏差來推斷CD分布更常見。了解這類缺陷形成對光刻速度和良率的影響是下一個路線圖的工作。

估計未來多久K4能夠得到改善,我們轉(zhuǎn)向歷史數(shù)據(jù)抵抗改善。2002年,Dammel17回顧了歷史上的光刻膠分辨率改進,并將這些改進轉(zhuǎn)化為等效K1改進。他發(fā)現(xiàn)I線和KrF光刻膠的分辨率每年都有一致的改善,并且改善率相似。假設(shè)邏輯節(jié)點間隔2年,每年的分辨率改進轉(zhuǎn)化為每個邏輯節(jié)點6%的改進。

對給定光刻膠改進的預(yù)測,我們對恒定NILS的預(yù)測以及路線圖對LCDU的要求,然后可以計算將使K4方程工作。插入NILs的值,K4,和7nm節(jié)點,LCDU目標到公式中K4給出打印的標稱劑量36mj/cm2對于7nm臨界尺寸的接觸孔。使用6%的改進K4對于每個連續(xù)的未來節(jié)點,并且使用目標LCDU給出了要為每個未來節(jié)點打印的預(yù)計劑量。每個邏輯節(jié)點的計劃打印劑量如圖所示。以及與前一節(jié)點相比,打印每個節(jié)點的劑量增加的百分比。每個邏輯節(jié)點的計劃打印劑量如圖所示。以及與前一節(jié)點相比,打印每個節(jié)點的劑量增加的百分比,結(jié)果如圖所示。請注意,預(yù)計印刷劑量在2031年開始下降,因為邏輯切換到3D堆疊,關(guān)鍵尺寸不再縮小,但預(yù)計光刻膠將繼續(xù)改善。

ad8e873c-f800-11ec-ba43-dac502259ad0.png

EUV dose to print roadmap

ad99136e-f800-11ec-ba43-dac502259ad0.png

EUV dose to print versus critical dimension.

打印的劑量預(yù)計將上升到100mj/cm2,該預(yù)測與最近的EUV光刻膠化學(xué)的隨機模擬一致。這些模擬包括electron blur,并且他們預(yù)測,除非印刷劑量結(jié)束,否則掛你科教成分因素的任何組合都不會導(dǎo)致GIA感冒了快哦阿婆在沒有不可接受的缺陷水平的情況下,成像10nm線和間隔100mj/cm2。我們宏觀尺度的匹配K4基于該文獻詳細的物理特性,可以確信每個節(jié)點6%的改進是可以實現(xiàn)的。

靈敏度分析表明,如果啟動K4對于7nm邏輯節(jié)點假設(shè)的值或起始NILS值是變化的,則對于7nm節(jié)點圖案的印刷劑量將變化,但是從節(jié)點到節(jié)點的印刷劑量的百分比增加將是相同的。然而,印刷劑量的增加速率對光刻膠的改善靈敏度,如通過K4.圖7顯示了不同改善率的預(yù)期打印劑量與節(jié)點的函數(shù)關(guān)系。

ada755dc-f800-11ec-ba43-dac502259ad0.png

Increase in dose to print for different rates ofk4k4improvement.

如果光刻膠隨機性不隨光刻膠優(yōu)化而改善,那么印刷的光刻膠劑量將在5個節(jié)點上增加五倍。如果光刻膠隨機性改善這么多K4,每個節(jié)點都能提高15%,在相同的五個節(jié)點上,打印劑量增加不到50%。考慮到這種對光刻膠隨機改進速率的巨大依賴性,未來或許可能使改進慢于或快于公布的路線圖,估計每個節(jié)點提升6%的因素是有用的。

在已發(fā)表的關(guān)于EUV光刻膠改進的研究中,一些研究顯示每年的改進非常小。(參考文獻顯示新光刻膠落在與舊光刻膠相同的LER感光速度曲線上)。新光刻膠沿著印刷劑量和線粗糙度之間的現(xiàn)有平衡下降。但是最近的一些論文已經(jīng)顯示了用于特定應(yīng)用或特定成像條件的光刻膠有了很大的改進。這種二分法的一部分可能是因為在當前使用的兩類EUV光刻膠中,存在大部分或全部使用有機化學(xué)的化學(xué)放大光刻膠,并且大部分使用金屬氧化物作為關(guān)鍵EUV成像組分的無機光刻膠。

化學(xué)放大系統(tǒng)的工作原理在應(yīng)用于KrF和ARF成像時已得到很好的確立,基于已經(jīng)為ARF應(yīng)用中隨機性優(yōu)化的成熟機制,很難期望光刻膠可以得到快速改進。有些人可能會爭辯說,噪聲的來源是眾所周知的,并且可以實現(xiàn)的LWR、LER或CDU有一個下限。

無機光刻膠是一類新的光刻膠,不限制于以前的波長,因此可以預(yù)期,它們將比EUV化學(xué)放大光刻膠改進得更快,用于EUV的基于金屬的光刻膠在性能上已經(jīng)與傳統(tǒng)的化學(xué)放大光刻膠相匹配。然而,無機光刻膠僅在 negative tone中可用,在某些應(yīng)用中比基于有機的化學(xué)放大光刻膠具有優(yōu)勢。

這里描述的方法是高層次的,并不考慮如何進行實際改進的細節(jié)。例如,它不考慮光刻膠中的具體問題,比如電子模糊或競爭EUV引起的反應(yīng);也不考慮替代工藝,比如,能讓低EUV劑量打印成為可能的缺陷DSA修復(fù)。這是基于我們對過去技術(shù)進步的理解而做出的推斷,它顯示了存在哪些挑戰(zhàn),但沒有給出解決這些挑戰(zhàn)的解決方案。從歷史上看,這個行業(yè)過去在創(chuàng)新和增量改進方面都遇到了困難的挑戰(zhàn),整個光刻委員會都希望這種情況在未來繼續(xù)發(fā)生。

IRDS認為在K4上6%的改善也將代表光刻膠改進的相當大的速率。但是,最終這個6%的數(shù)值是一個專家委員會對未來的預(yù)測,而不是一個通過實驗確定的數(shù)字。

由于吞吐量的減少,以及曝光工具成本的增加,預(yù)計印刷劑量的增加將給EUV用戶帶來很大的成本。一種替代方案是使用EUV雙重曝光,這將增加光刻成本,但由于光刻膠中較大的印刷尺寸而提供改進的隨機性。比較EUV應(yīng)用的單次曝光和兩次曝光的研究已經(jīng)在進行中。

另一種策略是接受不良的隨機因素,但找到提高圖案質(zhì)量的工藝替代方案。雙重圖案化是一種這樣的工藝,定向自組裝也顯示出能夠使用快得多的光刻膠的潛力。(一篇由G. Singh, E. Han和F. Gstrein在2020年SPIE微光刻大會上發(fā)表的論文“用DSA使摩爾定律生效”。遺憾的是,沒有會議記錄文件。2021年,參考文獻提交了一份后續(xù)論文。)?;蛟S能對流程改進有所幫助。工藝改進的一個例子,就是印刷比所需更大的通孔以獲得更少的CDU,然后通過蝕刻或一些其他工藝來縮小它們,還可能出現(xiàn)新的光刻膠類型和工藝。最近報道了關(guān)于干沉積和顯影光刻膠的工作,但是沒有足夠的公開數(shù)據(jù)來比較它們與當前材料的隨機性。

除了與噪聲相關(guān)的模式質(zhì)量之外,還有其他挑戰(zhàn)。Edge placement error(EPE)是未來節(jié)點面臨的主要挑戰(zhàn),對EPE的要求是最終特征尺寸的函數(shù),并且EPE要求隨著CD變小而縮小。放寬印刷CD要求的工藝,如雙重圖案,通常會使EPE變得更糟糕。隨著印刷特征尺寸的減小,保持可接受的NILS將需要改進掩模、曝光工具和源掩模優(yōu)化,以及可能的芯片設(shè)計變化,更容易成像。NA為0.55的,更高NA的EUV曝光工具預(yù)計將在2023年或2024年推出。與較低NA成像相比,這些較高NA工具將改善特定特征尺寸的NILS,這些工具將具有當前工具的一半曝光區(qū)域大小,并且對于某些產(chǎn)品設(shè)計可能需要區(qū)域縫合。它們將需要改進的掩模版。由于對聚焦敏感的EPE,曝光工具中較高的照明和成像角度可減小聚焦深度,并且還減小圖像對比度,但這些挑戰(zhàn)的解決方案尚未展示。

當前行業(yè)正在積極研究替代印刷技術(shù),如納米壓印、定向自組裝和直接寫入。納米壓印已經(jīng)顯示出實質(zhì)性的最新進展,但沒有展現(xiàn)出用于批量存儲芯片生產(chǎn)的足夠的生產(chǎn)率,也沒有顯示出足夠低的缺陷水平來考慮用于前沿邏輯應(yīng)用。它還需要在用于邏輯的覆蓋方面進行改進,但定向自組裝仍未在批量生產(chǎn)中得到證實。雖直接寫入對于高容量芯片生產(chǎn)沒有足夠的吞吐量,但對于不需要前沿尺寸的低容量生產(chǎn)具有優(yōu)勢。最近的論文描述了正在開發(fā)的新的直接寫入工具。

從長遠來看,當邏輯開始垂直發(fā)展而不是縮小關(guān)鍵尺寸時,良率和工藝復(fù)雜性將成為關(guān)鍵挑戰(zhàn)。路線圖預(yù)測,3D邏輯將在2031年投入生產(chǎn),但解決其挑戰(zhàn)和開發(fā)此類設(shè)備必須比這早得多,2021年光刻困難挑戰(zhàn)如圖所示。

adb7919a-f800-11ec-ba43-dac502259ad0.png

IRDS 2021 lithography difficult challenges.

IRD路線圖預(yù)測,未來半導(dǎo)體面臨的挑戰(zhàn)以及應(yīng)對這些挑戰(zhàn)的可能解決方案。它表明,在未來大約10年內(nèi),邏輯器件將推動關(guān)鍵尺寸的縮小和圖案化的改進。之后,邏輯將切換到垂直縮放。IRDS路線圖的光刻部分解決了這些圖案化挑戰(zhàn),包括投影圖案要求和可能的圖案選項。一個主要的挑戰(zhàn)是成像中的噪聲。隨著印刷特征變得更小,對低缺陷和良好圖案質(zhì)量的要求將驅(qū)動EUV印刷劑量的增加。即使假設(shè)在光刻膠、工具和其他成像基礎(chǔ)設(shè)施等方面有實質(zhì)性的改進,打印的劑量也會超過100mj/cm2,預(yù)計將到2028年,才能沒有實施減輕噪聲影響的替代工藝或設(shè)計,這估計對預(yù)測的抵抗隨機性的改善靈敏度。即使假設(shè)隨機性被控制得,足夠好能給出足夠的LWR和CDU,其他因素,例如缺失或合并的特征,或者在減小的尺寸下不能可靠起作用,也可能是未來EUV使用的障礙。其他主要的挑戰(zhàn)是改進EPE,以及高NA EUV成像的開發(fā)和實施。該行業(yè)正在積極尋求替代的圖案化技術(shù),特別是納米壓印光刻、定向自組裝和直接寫入。

從長遠來看,隨著半導(dǎo)體縮放改變?yōu)?D堆疊,良率和工藝復(fù)雜性將成為特定圖案化的挑戰(zhàn)。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52471

    瀏覽量

    440421
  • DRAM
    +關(guān)注

    關(guān)注

    40

    文章

    2348

    瀏覽量

    185591
  • 光刻
    +關(guān)注

    關(guān)注

    8

    文章

    346

    瀏覽量

    30682

原文標題:芯片光刻路線圖

文章出處:【微信號:WW_CGQJS,微信公眾號:傳感器技術(shù)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    全球唯?IBM更新量子計算路線圖:2029年交付!

    電子發(fā)燒友網(wǎng)報道(文/梁浩斌)近年來,量子計算似乎正在取得越來越多突破,國內(nèi)外都涌現(xiàn)出不少的技術(shù)以及產(chǎn)品突破。作為量子計算領(lǐng)域的先驅(qū)之,IBM近日公布了其量子計算路線圖,宣布將在2029年交付全球
    的頭像 發(fā)表于 06-15 00:01 ?7742次閱讀
    全球唯<b class='flag-5'>一</b>?IBM更新量子計算<b class='flag-5'>路線圖</b>:2029年交付!

    文看懂芯片的設(shè)計流程

    引言:前段時間給大家做了芯片設(shè)計的知識鋪墊(關(guān)于芯片設(shè)計的一些基本知識),今天這篇,我們正式介紹芯片
    的頭像 發(fā)表于 07-03 11:37 ?161次閱讀
    <b class='flag-5'>一</b>文看懂<b class='flag-5'>芯片</b>的設(shè)計流程

    ASML杯光刻「芯 」勢力知識挑戰(zhàn)賽正式啟動

    ASML光刻「芯」勢力知識挑戰(zhàn)賽由全球半導(dǎo)體行業(yè)領(lǐng)先供應(yīng)商ASML發(fā)起,是項面向中國半導(dǎo)體人才與科技愛好者的科普賽事。依托ASML在光刻領(lǐng)域的技術(shù)積累與行業(yè)洞察,賽事致力于為參賽者打
    的頭像 發(fā)表于 06-23 17:04 ?648次閱讀
    ASML杯<b class='flag-5'>光刻</b>「芯 」勢力<b class='flag-5'>知識</b>挑戰(zhàn)賽正式啟動

    關(guān)于芯片設(shè)計的一些基本知識

    芯片的設(shè)計理念眾所周知,芯片擁有極為復(fù)雜的結(jié)構(gòu)。以英偉達的B200芯片為例,在巴掌大的面積上,塞入了2080億個晶體管。里面的布局,堪稱個異次元空間級的迷宮。英偉達B200
    的頭像 發(fā)表于 06-11 12:16 ?229次閱讀
    關(guān)于<b class='flag-5'>芯片</b>設(shè)計的<b class='flag-5'>一些</b>基本<b class='flag-5'>知識</b>

    英飛凌公布AI數(shù)據(jù)中心電池備份單元BBU路線圖,全球首款12kW系統(tǒng)在列

    。 英飛凌公布 AI 數(shù)據(jù)中心電池備份單元 BBU 路線圖,全球首款 12 kW 系統(tǒng)在列 ? ? BBU 可在 AI 服務(wù)器機架實現(xiàn)高效、穩(wěn)定和可擴展的電量轉(zhuǎn)換能力,這組件對于 AI 數(shù)據(jù)中心至關(guān)重要
    的頭像 發(fā)表于 03-21 19:38 ?740次閱讀
    英飛凌公布AI數(shù)據(jù)中心電池備份單元BBU<b class='flag-5'>路線圖</b>,全球首款12kW系統(tǒng)在列

    OpenAI簡化大模型選擇:薩姆·奧特曼制定路線圖

    OpenAI的首席執(zhí)行官薩姆·奧特曼(Sam Altman)近期為公司的GPT-4.5和GPT-5大模型開發(fā)制定了項重要的路線圖,旨在極大地簡化和優(yōu)化用戶及開發(fā)人員在選擇AI模型時的體驗。 在當
    的頭像 發(fā)表于 02-18 09:12 ?495次閱讀

    芯片制造:光刻工藝原理與流程

    光刻芯片制造過程中至關(guān)重要的步,它定義了芯片上的各種微細圖案,并且要求極高的精度。以下是光刻過程的詳細介紹,包括原理和具體步驟。??
    的頭像 發(fā)表于 01-28 16:36 ?1367次閱讀
    <b class='flag-5'>芯片</b>制造:<b class='flag-5'>光刻</b>工藝原理與流程

    關(guān)于RISC-V學(xué)習(xí)路線圖推薦

    個號的RISC-V學(xué)習(xí)路線圖可以幫助學(xué)習(xí)者系統(tǒng)地掌握RISC-V架構(gòu)的相關(guān)知識。比如以下是個較好的RISC-V學(xué)習(xí)路線圖
    發(fā)表于 11-30 15:21

    未來10年智能傳感器怎么發(fā)展?美國發(fā)布最新MEMS路線圖

    此前,美國半導(dǎo)體工業(yè)協(xié)會(下文簡稱“SIA”)和美國半導(dǎo)體研究聯(lián)盟(下文簡稱“SRC”),聯(lián)合發(fā)布了未來10年(2023-2035)全球半導(dǎo)體產(chǎn)業(yè)技術(shù)發(fā)展路線圖——微電子和先進封裝技術(shù)路線圖(下文
    的頭像 發(fā)表于 11-27 16:39 ?2872次閱讀
    未來10年智能傳感器怎么發(fā)展?美國發(fā)布最新MEMS<b class='flag-5'>路線圖</b>

    三星減少NAND生產(chǎn)光刻膠使用量

    近日,據(jù)相關(guān)報道,三星電子在3D NAND閃存生產(chǎn)領(lǐng)域取得了重要技術(shù)突破,成功大幅減少了光刻工藝中光刻膠的使用量。 據(jù)悉,三星已經(jīng)制定了未來NAND閃存的生產(chǎn)路線圖,并計劃在這生產(chǎn)過
    的頭像 發(fā)表于 11-27 11:00 ?630次閱讀

    一些常見的動態(tài)電路

    無論是模電還是數(shù)電,理論知識相對來說還是比較枯燥,各種電路原理理解清楚不算容易,換種生動形象的方式或許會增加一些趣味性,也更容易理解這些知識。下面整理了
    的頭像 發(fā)表于 11-16 09:26 ?1114次閱讀
    <b class='flag-5'>一些</b>常見的動態(tài)電路

    文看懂光刻膠的堅膜工藝及物理特性和常見光刻

    共讀好書關(guān)于常用光刻膠型號也可以查看這篇文章:收藏!常用光刻膠型號資料大全,幾乎包含所有芯片光刻膠歡迎掃碼添加小編微信掃碼加入知識星球,領(lǐng)
    的頭像 發(fā)表于 11-01 11:08 ?2471次閱讀

    光刻工藝的基本知識

    在萬物互聯(lián),AI革命興起的今天,半導(dǎo)體芯片已成為推動現(xiàn)代社會進步的心臟。而光刻(Lithography)技術(shù),作為先進制造中最為精細和關(guān)鍵的工藝,不管是半導(dǎo)體芯片、MEMS器件,還是微納光學(xué)元件都離不開
    的頭像 發(fā)表于 08-26 10:10 ?1958次閱讀
    <b class='flag-5'>光刻</b>工藝的基本<b class='flag-5'>知識</b>

    2024學(xué)習(xí)生成式AI的最佳路線圖

    本文深入探討了2024年最佳生成式AI路線圖的細節(jié),引領(lǐng)我們穿越動態(tài)進展、新興趨勢以及定義這尖端領(lǐng)域的變革應(yīng)用。引言在日新月異的人工智能領(lǐng)域,生成式AI猶如創(chuàng)新的燈塔,不斷拓展創(chuàng)造力與智慧的邊界
    的頭像 發(fā)表于 07-26 08:28 ?1148次閱讀
    2024學(xué)習(xí)生成式AI的最佳<b class='flag-5'>路線圖</b>

    三星電子公布2024年異構(gòu)集成路線圖,LP Wide I/O移動內(nèi)存即將面世

    7月17日,三星電子公布了其雄心勃勃的2024年異構(gòu)集成路線圖,其中項關(guān)鍵研發(fā)成果引發(fā)了業(yè)界廣泛關(guān)注——款名為LP Wide I/O的創(chuàng)新型移動內(nèi)存即將面世。這款內(nèi)存不僅預(yù)示著存儲技術(shù)的又
    的頭像 發(fā)表于 07-17 16:44 ?2068次閱讀
    三星電子公布2024年異構(gòu)集成<b class='flag-5'>路線圖</b>,LP Wide I/O移動內(nèi)存即將面世