99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用ClockMatrix 2解決同步和時鐘抖動挑戰(zhàn)

星星科技指導(dǎo)員 ? 來源:瑞薩電子 ? 作者:Wei Xia ? 2022-04-25 10:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

固定外形開關(guān)

比薩盒開關(guān)在辦公室和企業(yè)中變得越來越普遍,制造商已努力在降低成本的同時增加更多功能。披薩盒式交換機采用緊湊型設(shè)計,適用于高密度、高可靠性和靈活部署。與大型機架配置交換機相比,披薩盒交換機設(shè)備的功耗可以大大降低,以及對空間、電源、空調(diào)等機房基礎(chǔ)設(shè)施的要求,幫助運營商降低總體擁有成本(TCO) )。

高速 SerDes 的時鐘要求

在過去十年中,隨著數(shù)據(jù)速率和數(shù)據(jù)中心數(shù)量的快速增長,現(xiàn)在可以支持新興的數(shù)據(jù)密集型計算應(yīng)用程序(例如機器學(xué)習(xí)神經(jīng)網(wǎng)絡(luò))。如果我們使用 SerDes 數(shù)據(jù)速率作為指標(biāo),當(dāng)今最先進的 4 級脈沖幅度調(diào)制 (PAM4) SerDes 運行速度為 112Gbps。現(xiàn)在可以在單個通道中支持 100G 以太網(wǎng),這在 21 世紀(jì)初只有 180 個并行通道才有可能。為了支持用于設(shè)計 400G 或 800G 以太網(wǎng)和光網(wǎng)絡(luò)的 112Gbps PAM4 技術(shù),SerDes 的物理層參考時鐘需要具有低于 150fs RMS 的相位抖動。如果加上 PCB 上的噪聲考慮、元件布局限制、信號布線要求和電源去耦,硬件開發(fā)人員更喜歡這些物理層時鐘的相位抖動接近 100fs RMS。由于典型的網(wǎng)絡(luò)交換機還包括其他時鐘,包括用于同步的時鐘(下一節(jié)將詳細(xì)介紹)、處理器ASIC、內(nèi)存等,因此這是一種超高性能計時 IC,可在單芯片是首選。這有助于 PCB 設(shè)計人員擁有針對成本、面積、功率和性能進行優(yōu)化的時鐘樹解決方案。瑞薩電子現(xiàn)在提供可滿足上述所有要求的 ClockMatrix 2。首選在單個芯片中生成所有時鐘要求的超高性能定時 IC。這有助于 PCB 設(shè)計人員擁有針對成本、面積、功率和性能進行優(yōu)化的時鐘樹解決方案。瑞薩電子現(xiàn)在提供可滿足上述所有要求的 ClockMatrix 2。首選在單個芯片中生成所有時鐘要求的超高性能定時 IC。這有助于 PCB 設(shè)計人員擁有針對成本、面積、功率和性能進行優(yōu)化的時鐘樹解決方案。瑞薩電子現(xiàn)在提供可滿足上述所有要求的 ClockMatrix 2。

什么是時鐘同步?

5G 正在實現(xiàn)連接的下一個前沿,恰如其分地命名為“物聯(lián)網(wǎng)”,提供迄今為止最快的移動數(shù)據(jù)傳輸和廣泛的覆蓋范圍。這種處理新服務(wù)的能力也對網(wǎng)絡(luò)覆蓋、網(wǎng)絡(luò)性能和調(diào)度管理提出了新的挑戰(zhàn)。運營商需要一個能夠處理高數(shù)據(jù)速率和帶寬、大用戶群、更好的業(yè)務(wù)體驗和更高效的運維的無線網(wǎng)絡(luò)。

為了實現(xiàn)網(wǎng)絡(luò)效率和保證小區(qū)覆蓋,同步是所有電信網(wǎng)絡(luò)的基本前提。5G 網(wǎng)絡(luò)尤其提出了新的挑戰(zhàn),對在整個網(wǎng)絡(luò)中分配同步參考的準(zhǔn)確性和可靠性的需求不斷增加。

圖 1 是在不同步的網(wǎng)絡(luò)中會發(fā)生的情況的示例。如果沒有完整的時間和頻率同步,任何關(guān)鍵服務(wù),如移動切換(支持移動用戶的呼叫或數(shù)據(jù)傳輸?shù)臒o縫轉(zhuǎn)換,在傳輸過程中,從一個基站到另一個基站,防止掉線或中止數(shù)據(jù)傳輸)都是不可能的。 此外,還需要頻率同步來優(yōu)化基站利用率并提高其效率。時間要求嚴(yán)格的應(yīng)用程序和診斷也需要時間同步。

圖像

pYYBAGJmCmqAPVnRAABmiow3AQY154.png

圖 1. 網(wǎng)絡(luò)同步

對以太網(wǎng)系統(tǒng)的時序要求變得越來越嚴(yán)格。傳統(tǒng)上,這些系統(tǒng)是在集中式架構(gòu)中實現(xiàn)的,在這種架構(gòu)中,通過仔細(xì)注意編程以及具有確定性延遲的通信技術(shù)來滿足時序約束。近年來,越來越多的此類系統(tǒng)利用更分布式的架構(gòu)和現(xiàn)代網(wǎng)絡(luò)技術(shù),其時序規(guī)范比舊的更專業(yè)的技術(shù)更不嚴(yán)格。這導(dǎo)致了在此類系統(tǒng)中強制執(zhí)行時序要求的替代方法。一種這樣的技術(shù)是使用包含實時時鐘的系統(tǒng)組件,所有這些都在系統(tǒng)內(nèi)相互同步。IEEE 1588 精確時間協(xié)議 (PTP) 是一種跨分組交換網(wǎng)絡(luò) (PSN) 傳輸同步的時間協(xié)議。Master 將時鐘編碼為數(shù)據(jù)包,然后發(fā)送到 Slave。IEEE 1588 可以在沒有網(wǎng)絡(luò)支持的情況下用于端到端解決方案,也可以在網(wǎng)絡(luò)支持的情況下使用(圖 2)。

圖像

poYBAGJmCmqAdcSgAAB2m4leUr0649.png

圖 2. IEEE 1588 精確時間協(xié)議

介紹時鐘矩陣 2

ClockMatrix 2 是一種超高性能、高精度、多通道定時解決方案,針對 400/800Gbps 光傳輸和有線網(wǎng)絡(luò)應(yīng)用進行了優(yōu)化?;?2019 年推出的用于 5G 無線和 100/200Gbps 有線網(wǎng)絡(luò)應(yīng)用的 ClockMatrix 設(shè)備,第二代系列提供了改進的性能,相位抖動低至 88fs RMS。

高度集成的器件提供了實現(xiàn) IEEE 1588 的所有操作模式所需的所有功能,并具有抖動衰減功能。該器件提供超低抖動時鐘輸出,可用于數(shù)據(jù)速率高達 112Gbps PAM4 的同步以太網(wǎng) SerDes,降低了設(shè)計復(fù)雜性和物料清單 (BOM) 要求,同時還允許客戶將計時器件應(yīng)用于廣泛的各種網(wǎng)絡(luò)應(yīng)用。

ClockMatrix 2 系列的主要特點

高度集成的 6 通道精密定時源,無需為高速接口添加額外的抖動衰減器

時鐘輸出上的 88fs RMS 相位抖動支持高速串行鏈路的超低抖動時鐘輸出(高達 112Gbps PAM4 SerDes)

支持多種標(biāo)準(zhǔn)和協(xié)議,包括同步以太網(wǎng) (Sync-E) 和 IEEE 1588

完全符合 ITU-T G.8262.1 和 G.8262 同步以太網(wǎng)標(biāo)準(zhǔn)以及根據(jù) ITU-T G.8273.2 超過 C 類和 D 類時間精度要求的電信邊界時鐘要求

ClockMatrix 2 系統(tǒng)同步器可以與瑞薩電子互補的模擬和電源產(chǎn)品相結(jié)合,為各種應(yīng)用創(chuàng)建全面的解決方案。例如,ClockMatrix 2與瑞薩的模擬和電源產(chǎn)品一起集成到200/400/800Gbps 固定外形開關(guān)解決方案的成功組合中。瑞薩電子提供 250 多種與兼容設(shè)備的成功組合,適用于廣泛的應(yīng)用和終端產(chǎn)品。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電源
    +關(guān)注

    關(guān)注

    185

    文章

    18367

    瀏覽量

    256242
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    41

    文章

    5635

    瀏覽量

    175913
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    差分輸出VCXO:低抖動時鐘源助力光通信系統(tǒng)精密同步

    在高速光通信系統(tǒng)中,時鐘信號的相位穩(wěn)定性與輸出結(jié)構(gòu)決定了整個鏈路的同步能力與數(shù)據(jù)可靠性。傳統(tǒng)的CMOS單端輸出振蕩器難以滿足SerDes、CDR、PAM4調(diào)制等對低抖動與對稱輸出的要求。此背景下,集
    的頭像 發(fā)表于 06-25 11:00 ?1008次閱讀
    差分輸出VCXO:低<b class='flag-5'>抖動</b><b class='flag-5'>時鐘</b>源助力光通信系統(tǒng)精密<b class='flag-5'>同步</b>

    AD9547雙路/四路輸入網(wǎng)絡(luò)時鐘發(fā)生器/同步器技術(shù)手冊

    AD9547針對許多系統(tǒng)提供同步功能,包括同步光纖網(wǎng)絡(luò)(SONET/SDH)。該器件產(chǎn)生的輸出時鐘可以與兩路差分或四路單端外部輸入?yún)⒖?b class='flag-5'>時鐘之一同步
    的頭像 發(fā)表于 04-11 09:37 ?306次閱讀
    AD9547雙路/四路輸入網(wǎng)絡(luò)<b class='flag-5'>時鐘</b>發(fā)生器/<b class='flag-5'>同步</b>器技術(shù)手冊

    電源軌噪聲對系統(tǒng)時鐘抖動的影響

    通過上一期我們了解到:數(shù)字電子產(chǎn)品中電源軌噪聲和時鐘抖動是有關(guān)聯(lián)的,以及測量電源軌噪聲的方案,接下來我們基于實際測量,揭示電源軌噪聲對系統(tǒng)時鐘抖動的影響。
    的頭像 發(fā)表于 11-22 16:11 ?677次閱讀
    電源軌噪聲對系統(tǒng)<b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>的影響

    抖動定義和測量

    引言:時鐘抖動(jitter)是現(xiàn)代通信和數(shù)字系統(tǒng)中至關(guān)重要的性能指標(biāo)之一,對數(shù)據(jù)傳輸速率和系統(tǒng)同步起著關(guān)鍵作用。本文將深入探討時鐘抖動的定
    的頭像 發(fā)表于 10-21 16:15 ?1552次閱讀
    <b class='flag-5'>抖動</b>定義和測量

    RobustRIO-E模塊 時鐘同步&分發(fā),實現(xiàn)聲音與振動板卡間及跨機箱時鐘同步

    同步時鐘發(fā)生器 + 同步時鐘分發(fā)器
    的頭像 發(fā)表于 09-14 15:00 ?494次閱讀
    RobustRIO-E模塊 <b class='flag-5'>時鐘</b><b class='flag-5'>同步</b>&分發(fā),實現(xiàn)聲音與振動板卡間及跨機箱<b class='flag-5'>時鐘</b><b class='flag-5'>同步</b>

    具有EEPROM的LMK05028低抖動雙通道網(wǎng)絡(luò)同步時鐘數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《具有EEPROM的LMK05028低抖動雙通道網(wǎng)絡(luò)同步時鐘數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 10:18 ?0次下載
    具有EEPROM的LMK05028低<b class='flag-5'>抖動</b>雙通道網(wǎng)絡(luò)<b class='flag-5'>同步</b>器<b class='flag-5'>時鐘</b>數(shù)據(jù)表

    LMK05318具有兩個頻域的超低抖動網(wǎng)絡(luò)同步時鐘數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《LMK05318具有兩個頻域的超低抖動網(wǎng)絡(luò)同步時鐘數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 10:17 ?0次下載
    LMK05318具有兩個頻域的超低<b class='flag-5'>抖動</b>網(wǎng)絡(luò)<b class='flag-5'>同步</b>器<b class='flag-5'>時鐘</b>數(shù)據(jù)表

    CDCM7005高性能時鐘同步器和抖動消除器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCM7005高性能時鐘同步器和抖動消除器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 11:44 ?0次下載
    CDCM7005高性能<b class='flag-5'>時鐘</b><b class='flag-5'>同步</b>器和<b class='flag-5'>抖動</b>消除器數(shù)據(jù)表

    采用JESD204B的LMK5C33216超低抖動時鐘同步器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《采用JESD204B的LMK5C33216超低抖動時鐘同步器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 10:47 ?2次下載
    采用JESD204B的LMK5C33216超低<b class='flag-5'>抖動</b><b class='flag-5'>時鐘</b><b class='flag-5'>同步</b>器數(shù)據(jù)表

    LMK5B12204具有兩個頻域的超低抖動網(wǎng)絡(luò)同步時鐘數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《LMK5B12204具有兩個頻域的超低抖動網(wǎng)絡(luò)同步時鐘數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 10:04 ?0次下載
    LMK5B12204具有兩個頻域的超低<b class='flag-5'>抖動</b>網(wǎng)絡(luò)<b class='flag-5'>同步</b>器<b class='flag-5'>時鐘</b>數(shù)據(jù)表

    CDCE72010十路輸出高性能時鐘同步器、抖動消除器和時鐘分配器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCE72010十路輸出高性能時鐘同步器、抖動消除器和時鐘分配器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 09:26 ?0次下載
    CDCE72010十路輸出高性能<b class='flag-5'>時鐘</b><b class='flag-5'>同步</b>器、<b class='flag-5'>抖動</b>消除器和<b class='flag-5'>時鐘</b>分配器數(shù)據(jù)表

    時鐘抖動時鐘偏移的區(qū)別

    時鐘抖動(Jitter)和時鐘偏移(Skew)是數(shù)字電路設(shè)計中兩個重要的概念,它們對電路的時序性能和穩(wěn)定性有著顯著的影響。下面將從定義、原因、影響以及應(yīng)對策略等方面詳細(xì)闡述時鐘
    的頭像 發(fā)表于 08-19 18:11 ?2138次閱讀

    時鐘抖動與相位噪聲的關(guān)系

    時鐘抖動和相位噪聲是數(shù)字系統(tǒng)和通信系統(tǒng)中兩個至關(guān)重要的概念,它們之間存在著緊密而復(fù)雜的關(guān)系。以下是對時鐘抖動和相位噪聲關(guān)系的詳細(xì)探討,旨在全面解析兩者之間的相互作用和影響。
    的頭像 發(fā)表于 08-19 18:01 ?1677次閱讀

    FPGA如何消除時鐘抖動

    在FPGA(現(xiàn)場可編程門陣列)設(shè)計中,消除時鐘抖動是一個關(guān)鍵任務(wù),因為時鐘抖動會直接影響系統(tǒng)的時序性能、穩(wěn)定性和可靠性。以下將詳細(xì)闡述FPGA中消除
    的頭像 發(fā)表于 08-19 17:58 ?2787次閱讀

    簡述時鐘抖動的產(chǎn)生原因

    時鐘抖動(Clock Jitter)是時鐘信號領(lǐng)域中的一個重要概念,它指的是時鐘信號時間與理想事件時間的偏差。這種偏差不僅影響數(shù)字電路的時序性能,還可能對系統(tǒng)的穩(wěn)定性和可靠性造成不利影
    的頭像 發(fā)表于 08-19 17:58 ?3858次閱讀