回顧
通過上一期我們了解到:數(shù)字電子產(chǎn)品中電源軌噪聲和時鐘抖動是有關聯(lián)的,以及測量電源軌噪聲的方案,接下來我們基于實際測量,揭示電源軌噪聲對系統(tǒng)時鐘抖動的影響。
PART2
首先了解抖動的定義,在ITU-T G.701中有關抖動的定義如下:
數(shù)字信號重要瞬間相對于其理想時間位置的短期非累積變化。
抖動是時鐘或數(shù)據(jù)信號時序的短期時域變化。抖動包括信號周期、頻率、相位、占空比或其他一些定時特性的不穩(wěn)定。抖動在不同周期、多個連續(xù)周期或作為長期變化都很重要。
抖動的基本類型:TIE (Time Interval Error) ,Period Jitter ,Cycle-Cycle Jitter等。
我們使用示波器測得時鐘信號抖動TIE(Time-interval error)作為測量項目,并啟用測試統(tǒng)計量中的StdDev(標準偏差)作為測量結果。
值得注意的是,除了時域波形,示波器還提供 3 種視圖幫助我們對TIE進行分析查看:
1、Track波形;
2、直方圖;
3、頻譜視圖
先解釋Track功能,因為它是后續(xù)實現(xiàn)電源噪聲和抖動TIE關聯(lián)的關鍵。
Track波形顯示了與測量信號時間相關的測量波形。它是單次采集所有測量值的圖形解釋。Track功能適用于幅度/時間測量(高、低、幅度、最大值、最小值、峰峰值、平均值、RMS、S-dev、正和負過沖以及面積除外),以及抖動測量。
針對時鐘周期進行Track為例;
把單次采集的所有周期值取出來,用P1,P2,P3代表周期值,把所有周期值以隨時間變化的分布排列起來就形成周期的Track波形。
利用Track波形便能直觀地表示周期值隨時間變化的趨勢。
那么針對抖動TIE進行Track,Track波形就是TIE測量值隨時間變化的趨勢。為什么要這樣啦,我們繼續(xù)往下看。
PART3
利用頻域視圖分析:
實現(xiàn)電源軌噪聲與時鐘抖動關聯(lián)比較
首先利用示波器加電源軌探頭的方案測得電源軌上Vpp值。
問題來了,一個是電壓值參數(shù),一個是時間參數(shù)。那么怎么把它們關聯(lián)起來進行比較啦?
答案就是利用示波器的頻譜視圖,把時域波形轉換到頻域頻譜中去進行比較,這充分體現(xiàn)了示波器相比于其他儀器 -- 所具備的強大時頻域動態(tài)聯(lián)調能力;不僅查看時域波形中幅值差異和瞬態(tài)變化的同時,還可以在頻域視圖看清耦合的干擾,甚至分析高頻噪聲。
比如測量電壓信號時,使用頻譜視圖,就可以顯示同一信號的兩個頻段的頻譜信息。(針對圖中左邊的黃色電壓信號,右上角圖示了DC到1GHz的頻譜信息,右下角的圖示了DC到1Mhz的頻譜信息)
基于上述方法,將測得的時鐘信號抖動TIE,通過Track波形轉化成頻譜視圖。
不難發(fā)現(xiàn),利用示波器提供的頻譜視圖可以實現(xiàn)兩者關聯(lián)。
接下來以一個實例測量進行說明。
PART4
測量示例
對于如下典型時鐘振蕩電路中利用反相器NC7SZ04輸出時鐘信號,如果此電路中Vcc電源軌容限惡化或紋波不佳時,NC7SZ04輸出的時鐘信號是否會受影響?
實驗測量比較兩種情況,人為地把Vcc輸入處的濾波電容C402取掉后,對比Vcc噪聲變化以及時鐘信號的TIE的變化。
測試的拓撲圖如下:
01對比兩種情況下,電源軌Vcc的頻譜和抖動TIE-track的頻譜
測試界面說明:示波器界面從上到下顯示了時鐘TIE Track的波形,中間是電源軌Vcc經(jīng)過FFT得到的頻譜,下方是根據(jù)TIE -Track經(jīng)過FFT得到的頻譜。
從測試結果中可以得到兩個信息:
TIE的StdDev從7.748ps增加到了9.0483ps (9.0483-7.748=1.3003) 大約1ps抖動。
當取掉電容C402后30Khz到300Khz頻率范圍內(nèi)噪聲增加。
說明Vcc供電噪聲惡化后影響輸出時鐘信號的抖動TIE也變差了。
02對比兩種情況下,輸出時鐘信號噪聲的頻譜和抖動TIE-track的頻譜
從最后的結果中可以查看兩個信息:
TIE的StdDev從6.7927ps增加到了8.0919ps(8.0919-6.7927=1.2992)也是大約1ps抖動。
當取掉電容C402后在400Khz到500Khz頻率范圍內(nèi)時鐘信號測得的噪聲增加。
從上述的實驗中看到,利用頻譜視圖關聯(lián)電源軌噪聲和抖動TIE的測量比較,發(fā)現(xiàn)電源軌噪聲的惡化最終導致了時鐘抖動的增加(其中時鐘信號自身的噪聲也是增加的)。由此可知,當電源輸入端受噪聲注入時,將會對時鐘抖動帶來影響。
隨著高速信號的發(fā)展,數(shù)字電子產(chǎn)品中的頻率越來越高,尤其達到Ghz級別后,信號完整性固然重要,有關電源完整問題也不能忽視,因為它們既有聯(lián)系又相互影響。電源軌上的噪聲惡化會導致時鐘信號抖動增加,進而影響高速信號傳輸,為了在產(chǎn)品設計中優(yōu)化這些問題,就不得不依靠強大的測試測量儀器;羅德與施瓦茨提供了強大的電源軌探頭RT-ZPR,充分應對這些挑戰(zhàn),可以進行準確測量 (高帶寬,高靈敏度,低噪聲和大偏置補償),搭配羅德與施瓦茨強大的示波器產(chǎn)品,輕松地實現(xiàn)了時頻域的聯(lián)合調試--既準確又高效。
羅德與施瓦茨業(yè)務涵蓋測試測量、技術系統(tǒng)、網(wǎng)絡與網(wǎng)絡安全,致力于打造一個更加安全、互聯(lián)的世界。成立90 年來,羅德與施瓦茨作為全球科技集團,通過發(fā)展尖端技術,不斷突破技術界限。公司領先的產(chǎn)品和解決方案賦能眾多行業(yè)客戶,助其獲得數(shù)字技術領導力。羅德與施瓦茨總部位于德國慕尼黑,作為一家私有企業(yè),公司在全球范圍內(nèi)獨立、長期、可持續(xù)地開展業(yè)務。
-
示波器
+關注
關注
113文章
6703瀏覽量
189215 -
噪聲
+關注
關注
13文章
1140瀏覽量
48133 -
時鐘抖動
+關注
關注
1文章
63瀏覽量
16179 -
數(shù)字信號
+關注
關注
2文章
997瀏覽量
48358 -
電源軌
+關注
關注
1文章
86瀏覽量
5978
原文標題:【實踐分享】|淺談電源軌噪聲對時鐘抖動的影響(二)
文章出處:【微信號:羅德與施瓦茨中國,微信公眾號:羅德與施瓦茨中國】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
正確理解時鐘器件的抖動性能

如何通過電源軌分析理解電源軌噪聲與抖動
電源噪聲和時鐘抖動對高速DAC相位噪聲的影響的分析及管理
集成電源噪聲抑制的時鐘源簡化FPGA系統(tǒng)的電源設計
電源噪聲和時鐘抖動對高速DAC相位噪聲的影響分析及管理
時鐘抖動(CLK)和相位噪聲之間的轉換

時鐘抖動和相位噪聲對采樣系統(tǒng)的影響

評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制

時鐘抖動的影響

評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制

評論