在ISSCC 2021國際固態(tài)電路會議上,臺積電聯(lián)席CEO劉德音公布了該公司的最新工藝進(jìn)展情況,指出3nm工藝超過預(yù)期,進(jìn)度將會提前。
不過劉德音沒有公布3nm工藝到底如何超前的,按照他們公布的信息,3nm工藝是今年下半年試產(chǎn),2022年正式量產(chǎn)。
與三星在3nm節(jié)點(diǎn)激進(jìn)選擇GAA環(huán)繞柵極晶體管工藝不同,臺積電的第一代3nm工藝比較保守,依然使用FinFET晶體管。
與5nm工藝相比,臺積電3nm工藝的晶體管密度提升70%,速度提升11%,或者功耗降低27%。
不論是5nm還是3nm工藝,甚至未來的2nm工藝,臺積電表示EUV光刻機(jī)的重要性越來越高,但是產(chǎn)能依然是EUV光刻的難題,而且能耗也很高。
劉德音提到,臺積電已經(jīng)EUV光源技術(shù)獲得突破,功率可達(dá)350W,不僅能支持5nm工藝,甚至未來可以用于1nm工藝。
按照臺積電提出的路線圖,他們認(rèn)為半導(dǎo)體工藝也會繼續(xù)遵守摩爾定律,2年升級一代新工藝,而10年則會有一次大的技術(shù)升級。
責(zé)任編輯:PSY
-
臺積電
+關(guān)注
關(guān)注
44文章
5746瀏覽量
169384 -
EUV
+關(guān)注
關(guān)注
8文章
609瀏覽量
87107 -
3nm
+關(guān)注
關(guān)注
3文章
232瀏覽量
14324
發(fā)布評論請先 登錄
性能殺手锏!臺積電3nm工藝迭代,新一代手機(jī)芯片交戰(zhàn)
臺積電2nm良率超 90%!蘋果等巨頭搶單
臺積電2nm制程良率已超60%
臺積電加大亞利桑那州廠投資,籌備量產(chǎn)3nm/2nm芯片
消息稱臺積電3nm、5nm和CoWoS工藝漲價,即日起效!
臺積電2025年起調(diào)整工藝定價策略
臺積電2nm工藝將量產(chǎn),蘋果iPhone成首批受益者
臺積電分享 2nm 工藝深入細(xì)節(jié):功耗降低 35% 或性能提升15%!

評論