上一期，我們重點(diǎn)學(xué)習(xí)了ZYNQ的PL開(kāi)發(fā)，本期我們側(cè)重于進(jìn)行PS開(kāi)發(fā)的學(xué)習(xí)。我們將在 VIVADO 開(kāi)發(fā)環(huán)境下搭建 ARM+FPGA 的系統(tǒng)架構(gòu)，并在 SDK 中編譯軟件實(shí)現(xiàn)軟硬件聯(lián)合開(kāi)發(fā)。

本部分的學(xué)習(xí)，我們依舊借助得力的助手與伙伴——PYNQ_z2來(lái)完成。

一. 實(shí)驗(yàn)?zāi)康?/p>

1. 點(diǎn)亮開(kāi)發(fā)板右下角三個(gè)燈

2. 輸出“Hello,World!”

二. 實(shí)驗(yàn)要求

1. 在 VIVADO 中編譯 bit 文件；

2. 在 SDK 中編譯 elf 文件并將 FPGA 的 bit 文件和 ARM 處理器 的 elf 文件下載到開(kāi)發(fā)板中

三. 實(shí)驗(yàn)步驟

1. 啟動(dòng) VIVADO

2. 在 File 菜單中選擇 New Project 選項(xiàng)啟動(dòng)項(xiàng)目向?qū)?。填?xiě)所要新建的工程名,然后點(diǎn)擊 Next

3. 在 File 選擇項(xiàng)目類(lèi)型

4. 此處默認(rèn)沒(méi)有可以添加的源文件，并且設(shè)置編程語(yǔ)言和仿真語(yǔ)言均設(shè)置為 Verilog。點(diǎn)擊 Next

5. 沒(méi)有可以添加的 IP，所以不添加 IP,直接點(diǎn)擊 Next

6. 沒(méi)有可以添加的約束文件，所以不添加，直接點(diǎn)擊 Next

7. 器件的選擇是和實(shí)驗(yàn)平臺(tái)的硬件相關(guān)的，根據(jù)我們的實(shí)驗(yàn)開(kāi)發(fā)板，它使用的是 Pynq 的器件，找到相應(yīng)的器件

8. 創(chuàng)建 Block Design

9. 輸入 name，然后 OK

10. 選擇 add IP，輸入 zynq

11. 再次添加 IP，輸入 GPIO

12. 雙擊 Zynq 模塊，勾選上 UART0

13. 雙擊 GPIO

14. 分別點(diǎn)擊Run Block Automation 和 Run Connection Automation

15. 勾選所有候選，然后點(diǎn) ok

16. 右擊 design_1.bd，create HDL Wrapper

17. 選擇默認(rèn)第二項(xiàng),點(diǎn)擊 OK

18. 添加引腳約束文件

19. 然后直接點(diǎn)擊 Generat Bitstream，等待幾分鐘，編譯完成之后，點(diǎn)擊工具 欄的 File→Export->Export Hardware

20. 勾選 Include bitstream,點(diǎn)擊 OK

21. 點(diǎn)擊工具欄的 File→lauch SDK，等待 SDK 啟動(dòng)完成之后，新建工程。

22. 點(diǎn)擊 NEXT，選擇工程類(lèi)型

23. 點(diǎn)開(kāi) HelloWorld.c，輸入如下代碼:

24. 將開(kāi)發(fā)板連接到電腦，點(diǎn)擊 program FPGA

25. 連接串口，com 號(hào)在個(gè)人電腦的設(shè)備管理器中可以查看

26. 右擊工程目錄，燒寫(xiě) C 程序

27. 開(kāi)發(fā)板右下角三個(gè)燈點(diǎn)亮,輸出如下：

編輯：hfy