由于芯片工藝不斷改進(jìn)，從0.35um、0.18um、0.13um到目前的40nm甚至28nm，芯片的內(nèi)核電壓也在不斷降低，從3.3V、1.8V、1.5V到40nm器件的0.9V，芯片對(duì)電源的波動(dòng)越來(lái)越敏感。

與SI相比，電源完整性PI是一個(gè)比較新的概念，實(shí)際上PI也屬于SI研究的范疇，它和SI之間的關(guān)系非常密切。

保持電源的完整性，就是保持電源的穩(wěn)定供電。在實(shí)際系統(tǒng)中，要做到這一點(diǎn)并不容易，因?yàn)橄到y(tǒng)中總是存在著不同頻率的噪聲。

首先需要把電源分配系統(tǒng)與外界很好的隔離起來(lái)，電源系統(tǒng)與外界主要的連接途徑是電壓調(diào)整模塊，通?？偸切枰陔妷赫{(diào)整模塊的附近使用T型或者PI型濾波網(wǎng)絡(luò)。以放置低頻噪聲串入。同時(shí)大電容也提供了一個(gè)電荷的蓄水池，及時(shí)提供電壓調(diào)整模塊所不能供給的電流。

另外，系統(tǒng)內(nèi)部的一些元件會(huì)產(chǎn)生高頻的電源噪聲，例如在數(shù)字邏輯門(mén)在翻轉(zhuǎn)的時(shí)候，瞬間會(huì)從電源平面汲取一定的電流。電流值雖然不是很大，但是速度很快，如果是電源分配系統(tǒng)的阻抗，電源平面不能及時(shí)提供這些電流，那么就會(huì)在這里產(chǎn)生翻轉(zhuǎn)噪聲。如果PCB去耦處理不當(dāng)，這個(gè)電源噪聲就會(huì)波及整個(gè)電源地平面。

與此相類(lèi)似，當(dāng)信號(hào)線(xiàn)穿過(guò)一個(gè)過(guò)孔，切換信號(hào)的參考平面時(shí)，例如由地平面切換到電源平面，相應(yīng)的會(huì)在過(guò)孔附近的電源平面和地平面之間形成一個(gè)回路電流，這個(gè)回路電流同樣會(huì)成為系統(tǒng)噪聲，波及整個(gè)電源分布系統(tǒng)。

同步開(kāi)關(guān)噪聲

同步開(kāi)關(guān)噪聲（SSN）是指由于多個(gè)輸出同時(shí)發(fā)生翻轉(zhuǎn)而引起的感應(yīng)噪聲。

要搞清楚SSN的原理，必須從不同的層面來(lái)分析。下圖所示，電源分配系統(tǒng)的感抗表示，同時(shí)也把硅片到PCB電源之間的連線(xiàn)感抗也表示出來(lái)。

SSN模型

從芯片級(jí)來(lái)考慮，如果多個(gè)IO同時(shí)由“1”到“0”翻轉(zhuǎn)，會(huì)在地腳上產(chǎn)生較大的變化電流，上圖實(shí)線(xiàn)箭頭部分，由于芯片電感的存在，而電感的特性是產(chǎn)生一個(gè)反向電動(dòng)勢(shì)來(lái)抵抗電流的變化，因此在硅片內(nèi)部的地平面和單板地之間將形成一定的電壓波動(dòng)，這種現(xiàn)象又稱(chēng)為地彈（ground-bounce）。

要知道PCB的地和硅片的地之間的電壓差關(guān)系，首先要分析輸出信號(hào)的電壓變化。當(dāng)輸出信號(hào)由“1”翻轉(zhuǎn)到“0”時(shí)，在輸出驅(qū)動(dòng)器的下拉MOS管和芯片電感上將產(chǎn)生一個(gè)相應(yīng)的電流變化（I），這個(gè)電流滿(mǎn)足I=-C*（dV/dt），這里的負(fù)號(hào)表示電流的方向（灌電流）。如下圖I的變化情況，首先由0變?yōu)樽畲笾?，然后再回?。

SSN產(chǎn)生原理

這樣的電流變化會(huì)在“芯片電感”兩端產(chǎn)生一個(gè)電壓的波動(dòng)（V_Ldie） ，根據(jù)電感的特性，這個(gè)電壓值可以表示為V_Ldie=Ldie*（dI/dt），如上圖。

因此，在硅片地和PCB地之間就有一個(gè)V_Ldie的電壓差，假設(shè)PCB地保持不變，硅片地上就有一個(gè)相應(yīng)的噪聲信號(hào)，這個(gè)噪聲信號(hào)會(huì)對(duì)輸出0的靜態(tài)信號(hào)造成影響，也有可能使得輸入信號(hào)誤采樣，如下圖，SSN對(duì)輸出低信號(hào)的影響。

SSN對(duì)輸出低信號(hào)的影響