半導體存儲技術在電子設計中占有重要的地位，在幾乎任何包含處理器的系統(tǒng)中都會用到各種各樣的存儲器。 隨著處理器的進化和發(fā)展，存儲技術也跟隨著不斷進步。 另外，隨著處理器和計算機系統(tǒng)而不斷復雜的軟件系統(tǒng)，也對存儲技術提出越來越高的要求，新型的存儲技術因此不斷涌現(xiàn)。 然而，當今的主流存儲技術在可預見的將來仍然會被大量應用在計算機系統(tǒng)、數(shù)碼相機、智能手機等電子設備當中。

對于電路系統(tǒng)而言，一般包括以下幾種存儲器：EEPROM、FLASH、SDRAM（或DDRx SDRAM等），在高性能系統(tǒng)中還包括ZBT SRAM（或DDR SRAM、QDR SRAM等）。 其中，EEPROM一般用于存儲單板信息（如單板名稱、廠家名稱、單板版本號、單板序列號等），F(xiàn)LASH用于存儲底層驅動代碼、軟件代碼等，SDRAM等用于大容量緩存，SRAM等用于高吞吐率小容量的存儲。

存儲基礎

分類

根據(jù)系統(tǒng)掉電后存儲內容是否丟失，半導體存儲器可分為非易失性存儲器和易失性存儲器。

Non-Volatile?：?非易失性存儲器，掉電后存儲內容仍然保存；

Volatile?：?易失性存儲器，掉電后內容隨即丟失。

根據(jù)存儲器工作方式的不同，半導體存儲器可分為RAM和ROM兩大類。 其中：

RAM?：?隨機存儲器。 顧名思義，根據(jù)存儲單元的行地址和列地址可以快速寫入/讀取存儲單元（Memory Storage Cells）內容。 嚴格地說，DRAM不屬于Random Access，因為在DRAM中數(shù)據(jù)讀取是突發(fā)（Burst）傳輸?shù)摹?然而，許多類型的SRAM是嚴格意義上的隨機存取。 一般地，隨機存儲器都是易失性的，如DRAM，掉電后信息丟失，但是也有非易失性的隨機存儲器（NVRAM），這些隨機存儲器允許隨機的讀操作（寫不是隨機的）和有限次的寫操作（燒錄），這些非易失性的隨機存儲器包括絕大多數(shù)的ROM和NOR FLASH；

ROM?：?只讀存儲器。 常被用來保存固定的程序和數(shù)據(jù)，如微處理器的指令集、計算機的BIOS程序和微控制器的固有程序（firmware）。 在一般工作狀態(tài)下，ROM中的信息只能讀出，不能寫入。 對可編程的ROM芯片，可用特殊方法將信息寫入，該過程被稱為“編程”。 對可擦除的ROM芯片，可采用特殊方法將原來信息擦除，以便再次編程。

表1列出常用半導體存儲器類型及其分類。

表1. 半導體存儲器及其分類

應用

下面對不同類型的半導體存儲器做簡單介紹。

ROM，簡單的布爾組合網(wǎng)絡，根據(jù)輸入的組合（Address）輸出特定值

儲存“1”– 存在晶體管處于ACTIVE狀態(tài)

儲存“0” - 不存在晶體管處在ACTIVE狀態(tài)

圖1. ROM基本存儲單元

掩膜式ROM（Mask Programmed ROM）通過物理的方法將數(shù)據(jù)存儲在集成電路上，因此在定型后很難改變其存儲內容。

圖2. 掩膜式ROM結構單元（空白）

圖3. 掩膜式ROM結構單元（寫入內容后）

掩膜式ROM一般由生產(chǎn)廠家根據(jù)用戶的要求定制。 其它一些ROM可以通過一定的手段對其存儲內容進行修改。

1. 舞會

可編程PROM（Programmable read-only memory），亦稱One-time programmable ROM（OTP），可以通過特殊的裝置（PROM Programmer）對其寫入。 寫入時，燒錄器通過高電壓在芯片內永久地燒斷或者建立內部連接（熔絲或反熔絲）。 因此，PROM只能一次編程。

出廠時，所有存儲單元的熔絲都是完好的。 編程時，通過字線選中某個晶體管。 若準備寫入1，則向位線送高電平，此時管子截止，熔絲將被保留； 若準備寫入0，則向位線送低電平，此時管子導通，控制電流使熔絲燒斷。 換句話說，所有存儲單元出廠時均存放信息1，一旦寫入0使熔絲燒斷，就不可能再恢復。

2. EPROM

可擦除EPROM（Erasable programmable read-only memory），芯片的上方有一個石英玻璃的窗口，通過紫外線照射，芯片電路中的浮空晶柵上的電荷會形成光電流泄漏走，使電路恢復起始狀態(tài)，從而將寫入的信號擦去。

圖4. EPROM存儲單元

圖5. EPROM芯片（玻璃窗感應UV光照射）

在N型的基片上安置了兩個高濃度的P型區(qū)，它們通過歐姆接觸，分別引出源極（S）和漏極（D），在S和D之間有一個由多晶硅構成的柵極，但它是浮空的，被絕緣物SiO2所包圍。

出廠時，硅柵上沒有電荷，則管子內沒有導電溝道，D和S之間是不導電的。 當把EPROM管子用于存儲矩陣時，它輸出為全1（或0）。 要寫入時，則在D和S之間加上25V的高壓，另外加上編程脈沖（其寬度約為50ms），所選中的單元在這個電源作用下，D和S之間被瞬時擊穿，就會有電子通過絕緣層注入到硅柵，當高壓電源去除后，因為硅柵被絕緣層包圍，故注入的電子無處泄漏走，硅柵就為負，于是就形成了導電溝道，從而使EPROM單元導通，輸出為“0”（或“1”）。

3. 電子電氣化

EPROM相對于PROM在循環(huán)使用有巨大的進步，但它仍然需要復雜的設備進行燒寫，而且每次重新燒錄必須將器件從設備上拆除，內容也必須全部抹掉重寫。 電可擦除EEPROM（Electrically erasable programmable read-only memory），和EPROM采用相似的架構，可以在不移除設備的情況下對存儲內容的全部（或部分banks）進行電擦除和改寫。 EEPROM的存儲結構是FLOTOX，它通過超薄氧化層的隧道電流使浮柵充放電，從而達到改變存貯管閾值電壓的目的。 這種結構具有按字節(jié)擦寫，功耗低，結構靈活及可靠性高等明顯優(yōu)點。 寫入EEPROM的速度（ms/bit）遠低于讀取ROM或寫入RAM的速度（ns/bit）。

圖6. EEPROM存儲單元示意圖

EEPROM常用于單板信息的存儲，高密度單板上的溫度檢測芯片內部也使用EEPROM存儲溫度閾值等信息。 EEPROM在應用上的特點是：容量?。⊿DRAM的存儲容量一般幾百兆到幾吉比特，F(xiàn)LASH存儲容量一般為幾百兆，而EEPROM的存儲容量一般僅為幾千比特）、非易失、讀取方便（使用I2C總線）

對EEPROM的應用重點應把握兩點：尋址和I2C總線讀寫操作。

尋址：?控制器往往只提供一個I2C接口，而受地址引腳數(shù)目以及引腳容性負載的限制，同一條I2C總線上所連接的EEPROM器件數(shù)目有限，為連接盡可能多的EEPROM器件，可以使用I2C接口擴展芯片；

總線操作：?I2C總線仲裁。 在SCL高電平時，通過比較SDA的邏輯狀態(tài)而完成的，即在SCL處于高電平的時間段內，不斷讀取SDA信號線的狀態(tài)，當發(fā)現(xiàn)SDA信號狀態(tài)線的狀態(tài)與自己驅動邏輯狀態(tài)不同，則停止對總線的控制。

4. 閃光燈

FLASH是誕生于1984年的一種新型的EEPROM。 FLASH的內容是以塊（Blocks）為單位擦寫的，區(qū)別于EEPROM是以字節(jié)（Byte Level）為單位擦寫的。 FLASH可以提供比傳統(tǒng)EEPROM更快的擦寫能力，并且新的架構使FLASH具備更長的壽命（擦寫1,000,000次以上）。 FLASH常用于存儲控制程序代碼，如PC中的BIOS，當BIOS需要更新的時候，F(xiàn)LASH可以以塊為單位改寫（而不是以字節(jié)為單位）。 從另一個方面來說，F(xiàn)LASH不適合充當隨機存儲器（RAM），因為隨機存儲器是以字節(jié)為單位尋址的。

FLASH得名于其操作特點，F(xiàn)LASH存儲單元塊在單個操作（FLASH）后即可全部擦除。 FLASH利用Fowler-Nordheim隧道效應，通過薄介質材料注入電子移除存儲單元中浮柵的電荷達到擦除FLASH內容的目的（與EEPROM相同）。

圖7. ETOX FLASH單元（INTEL）

目前常用FLASH芯片有NOR和NAND兩種規(guī)格。 NOR FLASH誕生于1988年的INTEL，而在1989年東芝公司開發(fā)出NAND FLASH。 NAND FLASH充分利用硅片的特點，單IC的容量可以達到32Gb（2007年）。 大容量以及耐擦寫能力的特點使NAND FLASH在某些應用（如U盤）中已取代傳統(tǒng)的磁介質存儲器。 FLASH在替代傳統(tǒng)ROM應用（僅限于那些不必要快速修改存儲器內容的應用）時也常被稱為FLASH ROM或FLASH EEPROM。 關于NAND FLASH和NOR FLASH結構特點及其應用，將在另文詳述。

隨機存儲器?（RAM）主要分兩種：靜態(tài)（Static）隨機存儲器SRAM和動態(tài)（Dynamic）隨機存儲器DRAM，其下分支如圖所示。

圖8. 隨機存儲器RAM分類

5. SRAM

SRAM的優(yōu)點是只要器件不掉電，存儲內容就不丟失，工作速度快。 缺點是集成度低、功耗大、價格高。 SRAM存儲單元的結構有別于其它存儲器，四晶體管或六晶體管的結構然SRAM在不掉電的情況下可以無限長時間內保存數(shù)據(jù)（無需刷新）。 六晶體管結構SRAM（6T Cell）的結構如圖所示：

圖9. SRAM存儲單元結構圖

該結構的SRAM每個存儲單元由六個MOS管組成，中間四個MOS構成雙穩(wěn)態(tài)觸發(fā)器，兩側兩個MOS管的開關狀態(tài)由同一個選擇信號CE控制。

SRAM基本上可以分為兩類：異步SRAM（Asynchronous）和同步SRAM（Synchronous）。 異步SRAM的訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。 同步SRAM的所有訪問都在時鐘的上升/下降沿啟動。 地址、數(shù)據(jù)輸入和其它控制信號均于時鐘信號相關。

在功能上，SRAM可分為ZBT SRAM、DDR SRAM、QDR SRAM等。

ZBT SRAM：?Zero Bus Turnaround 零翻轉SRAM。 對于普通SRAM而言，由于讀操作和寫操作驅動方不同，當出現(xiàn)類似寫-讀-寫操作時，相鄰操作之間需插入一個空閑周期以便切換驅動方。 在讀寫操作切換頻繁的應用中，這種空閑周期將嚴重地影響存儲性能。 對于ZBT SRAM，在讀寫操作之間不存在空閑周期，即讀寫操作可無縫連接，從而提高了存儲性能；

QDR/DDR SRAM：?SRAM主要應用于高速緩存，是決定整個系統(tǒng)性能的關鍵部分。 然而，ZBT SRAM的運行頻率無法超過200MHz，隨著系統(tǒng)的升級，ZBT SRAM已無法滿足更高性能系統(tǒng)的要求，由此又誕生了QDR/DDR SRAM（升級后分別QDR II/DDR II SRAM），其中DDR II SRAM又分為CIO（Common IO）和SIO（Separated IO）兩大類。 QDR是指四倍數(shù)據(jù)速率（Quad Data Rate），DDR的雙倍數(shù)據(jù)速率是通過雙邊沿對數(shù)據(jù)采樣實現(xiàn)的，QDR的數(shù)據(jù)采樣同樣基于雙邊沿，且進一步將數(shù)據(jù)的讀端口和寫端口分開，利用同一組地址和控制信號實現(xiàn)對這兩個端口的訪問，輸入輸出同時進行，從而實現(xiàn)四倍數(shù)據(jù)速率的同時，消除了讀寫操作之間的空閑周期，提高了存儲效率。

表2. QDRII+相對于QDR II技術的改進

QDR和QDR II SRAM的高帶寬低延遲特性使它非常適合充當隊列管理和流量管理的控制存儲器； 另一個應用是信用和包統(tǒng)計（billing and packet statistics），在這種應用中每個數(shù)據(jù)包在內存中被讀取，遞增，然后重寫寫入至存儲器。 高帶寬、低延遲和讀寫概率接近1:1的特點使得SRAM是這種應用的理想選擇。

6. 內存

DRAM結構簡單，功耗低，集成度高，但需要不斷刷新內部存儲的內容。 DRAM每個存儲單元由一個MOS管及其寄生電容構成，由于數(shù)據(jù)信號的狀態(tài)由電容的電荷量決定，因此每隔一段時間需對電容做一次充放電的刷新操作。

圖10. DRAM存儲單元結構圖

常用的DRAM可進一步分為SDRAM（Synchronous）、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM等。 SDRAM即同步動態(tài)隨機存儲器，同步指存儲器的工作需要參考時鐘。 對于同步存儲器件，有三個與工作速率相關的重要指標：內核工作頻率，時鐘頻率和數(shù)據(jù)傳輸速率。

DDR SDRAM：?與SDRAM的基本結構是相似的，最根本的區(qū)別在于DDR SDRAM支持在一個時鐘周期內傳輸兩次數(shù)據(jù)。 DDR SDRAM采用2倍預取架構，即芯片內部能以兩倍于時鐘運行的速率預取數(shù)據(jù)，從而使得芯片內核工作頻率僅為外部數(shù)據(jù)傳輸率的一半。 SDRAM采用1倍預取架構，即芯片內核工作速率與外部數(shù)據(jù)傳輸速率相同。

內核工作頻率頻率越高，芯片工藝越復雜，基于這種工藝的限制，不可能快速地提高芯片內核工作速率。 在相同的內核工作速率下，DDR SDRAM的外部數(shù)據(jù)傳輸速率為SDRAM的兩倍，從而提高了存儲器的傳輸效率。

圖11. SDRAM數(shù)據(jù)傳輸速率

DDR2 SDRAM：?數(shù)據(jù)預取能力為4，即芯片內核工作頻率僅需要為外部數(shù)據(jù)傳輸率的1/4。 另外DDR2相對于上一代DDR SDRAM技術上的更新還有片上端接技術（ODT）、Post CAS以及功耗和封裝。

DDR3 SDRAM：?8倍數(shù)據(jù)預讀取能力。 工作電壓1.5V，相對于DDR2 SDRAM的1.8V和DDR SDRAM的2.5V有進一步的降低，同時外部數(shù)據(jù)速率提高1600Mbps。 關于不同代際DDRx SDRAM的區(qū)別，將在另文詳述。

RLDRAM/RLDRAM II：?Reduced Latency DRAM，用于網(wǎng)絡和緩存等對于低延遲要求的場合。 在DDR SDRAM中，存儲模塊分成4個Banks； 而在RLDRAM中存儲模塊會分成8個更小的Banks，因此減小了地址和數(shù)據(jù)線上的寄生電容，可以更快地隨機讀取而不產(chǎn)生錯誤。 幾乎所有的DRAM都復用行列地址信號線，RLDRAM的行列地址線是分開的，以增加管腳數(shù)目為代價提高總線讀取速度。 RLDRAM工作在更高的時鐘頻率，接口采用1.8V HSTL，同樣使用DDR的數(shù)據(jù)傳輸方式。 RLDRAM II改進有ODT、更新的PLL可以允許更高的系統(tǒng)時鐘、更高容量和更寬的數(shù)據(jù)寬度。

不同類型的RAM的選擇需要綜合考慮帶寬、容量、延遲、功耗和成本等因素。

表3. 存儲器選型/特點

表4. 不同存儲技術對比

審核編輯：湯梓紅