1． 集成電路產(chǎn)業(yè)分類與EDA早期技術(shù)

　　在當(dāng)今技術(shù)突飛猛進(jìn)的年代，人們對(duì)半導(dǎo)體與集成電路產(chǎn)業(yè)分工、歷史進(jìn)程以及未來(lái)發(fā)展的關(guān)注越來(lái)越多，對(duì)美歐、日韓等國(guó)和中國(guó)臺(tái)灣地區(qū)在集成電路的技術(shù)發(fā)展和貢獻(xiàn)，對(duì)集成電路產(chǎn)業(yè)鏈中的設(shè)計(jì)、制造、封測(cè)、設(shè)備和材料的分類及其相互關(guān)系（見(jiàn)圖1）有了較好認(rèn)識(shí)。

　　圖1 半導(dǎo)體與集成電路產(chǎn)業(yè)的相互關(guān)系示意圖

　　集成電路設(shè)計(jì)離不開(kāi)電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation， EDA）技術(shù)。最早的EDA 公司Calma于1965年出現(xiàn)，隨后EDA相關(guān)公司此起彼落，其間經(jīng)過(guò)若干次并購(gòu)與重組，于90年代成立，至今形成了三家EDA主要廠商，見(jiàn)圖2。Mentor公司成立于1981年，最早于1989年進(jìn)入中國(guó)市場(chǎng)。ECAD公司成立于1982年、SDA公司成立于1983年，其后兩家公司合并于1988年，成立了Cadence公司，于1992年進(jìn)入中國(guó)市場(chǎng)。Synopsys公司成立于1986年，于1995年進(jìn)入中國(guó)市場(chǎng)。

　　圖2 國(guó)際三大EDA廠商成立時(shí)間與進(jìn)入中國(guó)市場(chǎng)時(shí)間

　　在集成電路設(shè)計(jì)與制造的同一時(shí)期，從20世紀(jì)70年中期開(kāi)始至90年代，從EDA技術(shù)出現(xiàn)發(fā)展到多家EDA公司，芯片設(shè)計(jì)自動(dòng)化方法以“點(diǎn)工具（point tools）”為主，逐漸有了EDA設(shè)計(jì)流程，EDA公司成為集成電路產(chǎn)業(yè)的重要成員。以1995年發(fā)布的Pentium Pro CPU為例，這個(gè)階段的集成電路設(shè)計(jì)大約有1.2~2.5萬(wàn)個(gè)的邏輯門（5~10萬(wàn)個(gè)晶體管），同期的EDA方法也比較簡(jiǎn)單，大致有：前端設(shè)計(jì)，包括系統(tǒng)設(shè)計(jì)與RTL編碼、驗(yàn)證；后端設(shè)計(jì)，包括布局、布線、標(biāo)準(zhǔn)單元庫(kù)版圖設(shè)計(jì)；物理驗(yàn)證，包括設(shè)計(jì)規(guī)則檢查（Design Rules Check， DRC）、版圖與電路檢查 （Layot versus Schematic， LVS）等；封裝與PCB設(shè)計(jì)例如BGA等。

　　集成電路產(chǎn)業(yè)鏈的上游通常以芯片設(shè)計(jì)和IP設(shè)計(jì)為主。大約在1995~2005年期間，規(guī)模較大的歐美日集成電路公司通常屬于整機(jī)器件制造商（Integrated Device Manufacturer， IDM），以產(chǎn)品市場(chǎng)為目標(biāo)，除了自己設(shè)計(jì)與制造之外，還建立了各自的CAD部門，并擁有自家的一整套設(shè)計(jì)流程。例如Intel， AMD， NEC， Toshiba， National， Fujitsu， ST等。隨著系統(tǒng)芯片（System-on-Chip， SoC）年代的到來(lái)，芯片中集成更多存貯器、IP和COT（Custom-Owned Tooling）模塊時(shí)，設(shè)計(jì)變得更為復(fù)雜，時(shí)序常常不能收斂。這時(shí)，IDM公司和更多新成立的無(wú)芯片制造廠商（Fabless）設(shè)計(jì)公司加入到集成電路行業(yè)大軍，人們需要更加完整的EDA方案。

　　2．集成電路技術(shù)進(jìn)步與EDA技術(shù)平臺(tái)

　　從1958年Jack Kilby發(fā)明集成電路（Integrated Circuit， IC）技術(shù)、Intel 1970年發(fā)布第一款10um工藝1-kbit存貯器（DRAM IC 1003）、1971年發(fā)布第一款4-bit CPU 4004 （10um pMOS工藝）以來(lái)，存儲(chǔ)器與CPU設(shè)計(jì)發(fā)展已經(jīng)經(jīng)歷了60年的漫長(zhǎng)歷史。以Intel為例，2010年以來(lái)，是沿180nm， 130nm， 90nm， 65nm， 45nm， 32nm， 22nm， 14nm， 10nm工藝路線發(fā)展的，見(jiàn)圖3。以TSMC為例，該公司成立于1987年，其工藝路線從3μm工藝開(kāi)始，本世紀(jì)初左右芯片制造工藝進(jìn)入180nm，2006年前后進(jìn)入65nm工藝，2012年進(jìn)入28nm工藝，2018年10nm芯片開(kāi)始量產(chǎn)，見(jiàn)圖3。需要注意的是，近來(lái)人們對(duì)單位面積上集成的晶體管數(shù)進(jìn)行計(jì)算和比較，發(fā)現(xiàn)Intel公司的10nm集成度相當(dāng)于TSMC和三星公司的7nm的集成度。

　　圖3 Intel和TSMC的集成電路工藝節(jié)點(diǎn)發(fā)展示意圖

　　在集成電路設(shè)計(jì)發(fā)展的50年過(guò)程中，集成電路主角CPU和存貯器產(chǎn)品的設(shè)計(jì)水平彰顯了技術(shù)進(jìn)步，而工藝生產(chǎn)中光刻技術(shù)則反映了芯片的制造能力。其中，集成電路產(chǎn)業(yè)鏈中的EDA技術(shù)與方法極為重要，它常常推動(dòng)集成電路設(shè)計(jì)與制造，通過(guò)先進(jìn)的設(shè)計(jì)方法，與設(shè)計(jì)技術(shù)和工藝制造緊密配合，有時(shí)甚至還會(huì)走在IC設(shè)計(jì)公司的前面，在技術(shù)和方法上是一位創(chuàng)新能手和技術(shù)先鋒。如今，EDA的作用與地位越來(lái)越得到產(chǎn)業(yè)界的肯定。近年來(lái)，芯片設(shè)計(jì)的性能、功耗和面積 （Performance， Power， Area， PPA） 參數(shù)不斷得到優(yōu)化和提升。新的三維存貯器技術(shù)更加成熟，例如，三維與非閃存（3D NAND Flash）技術(shù)中的64/72層 3D NAND Flash的量產(chǎn)。芯片制造工藝中光刻技術(shù)不斷進(jìn)步與發(fā)展，例如，使用i193納米的浸入式光刻技術(shù)將工藝節(jié)點(diǎn)延展到20nm， 極紫外（Extreme UV， EUV）光刻技術(shù)將進(jìn)入5nm工藝以下的實(shí)用階段。還有，各種新工藝方法的建立與創(chuàng)新，例如，兩次或多次曝光技術(shù)（Double Pattern Technology， DPT， 或Multiple Pattern Technology， MPT）等通過(guò)光刻與刻蝕交替（Litho-Eching，LELELE）的方法將20納米延展到10nm以下；先進(jìn)封裝技術(shù)的成功，例如，將3D IC/TSV（Through-Silicon Via）與2.5D IC相結(jié)合的SiP封裝，用于高帶寬存貯器（High-Bandwidth Memory，HBM）等，處處離不開(kāi)EDA技術(shù)和方法。

　　這一時(shí)期的EDA廠商對(duì)芯片設(shè)計(jì)方法和芯片設(shè)計(jì)創(chuàng)新技術(shù)有了更多的研發(fā)投入。尤其是針對(duì)完整設(shè)計(jì)流程，建立了更為科學(xué)的方法。包括系統(tǒng)架構(gòu)設(shè)計(jì)、IP設(shè)計(jì)及其協(xié)議（protocol）、芯片代碼設(shè)計(jì)與驗(yàn)證、極為復(fù)雜的數(shù)字電路的設(shè)計(jì)與集成、混合信號(hào)與射頻電路的設(shè)計(jì)與仿真。從系統(tǒng)芯片集成到封裝測(cè)試的完整技術(shù)方法和設(shè)計(jì)流程，EDA技術(shù)在產(chǎn)業(yè)鏈中與設(shè)計(jì)公司的技術(shù)并駕齊驅(qū)，建立了很多新方法。比如在80年代RTL綜合方法；90年代時(shí)序驅(qū)動(dòng)設(shè)計(jì)（Timing-Driven Design， TDD）和形式驗(yàn)證（Formal Verification， Logic Equivalence Checking， LEC）方法；20世紀(jì)末層次化（hierarchical）設(shè)計(jì)方法；21世紀(jì)初硬件加速仿真（hardware emulation）方法和高級(jí)綜合 （High-Level Synthesis， HLS） 方法等。

　　以2005年發(fā)布的Itanium CPU為例，這個(gè)階段的集成電路設(shè)計(jì)含有1億個(gè)（1x108）邏輯門，或者說(shuō)4億個(gè)（4x108）晶體管。再以2015年IBM的z13存貯控制器芯片設(shè)計(jì)為例，這個(gè)階段的集成電路設(shè)計(jì)含有15億個(gè)（1.5x109）邏輯門， 或者說(shuō)60億個(gè) （6x109） 晶體管。這一時(shí)期的EDA方法開(kāi)始從設(shè)計(jì)流程發(fā)展為設(shè)計(jì)平臺(tái)，見(jiàn)圖4。大致為：系統(tǒng)設(shè)計(jì)與驗(yàn)證平臺(tái)（圖4中橙色），包括系統(tǒng)設(shè)計(jì)、RTL編碼與驗(yàn)證，硬件仿真（Emulation）；數(shù)字集成電路設(shè)計(jì)與實(shí)現(xiàn)平臺(tái)（圖4中梅紅色），包括時(shí)序約束驅(qū)動(dòng)設(shè)計(jì)（Timing-Driven Design）、綜合布局布線（Synthesis Place & Route）、時(shí)鐘樹(shù)綜合（Clock-Tree Synthesis）、低功耗設(shè)計(jì)等；定制集成電路設(shè)計(jì)平臺(tái)（圖4中淺綠色），包括標(biāo)準(zhǔn)單元庫(kù)、模擬和射頻電路的版圖設(shè)計(jì)；標(biāo)準(zhǔn)單元時(shí)序庫(kù)產(chǎn)生、工藝設(shè)計(jì)包或錦囊（Process Design Kit， PDK）和物理驗(yàn)證等；封裝和PCB設(shè)計(jì)平臺(tái)（圖4中深藍(lán)色），包括倒裝芯片（Flip-Chip）封裝和系統(tǒng)封裝（System in Package， SiP）技術(shù)與PCB設(shè)計(jì)等。圖4中每一個(gè)平臺(tái)都包含了多個(gè)設(shè)計(jì)流程（圖中未展示），其中，數(shù)字電路設(shè)計(jì)平臺(tái)涉及面最廣、實(shí)現(xiàn)起來(lái)最為復(fù)雜。

　　圖4 EDA設(shè)計(jì)平臺(tái)示意圖

　　3．集成電路設(shè)計(jì)與EDA的年會(huì)DAC

　　五十多年來(lái)全球EDA的產(chǎn)業(yè)發(fā)展，EDA與IC設(shè)計(jì)公司的技術(shù)交流，設(shè)計(jì)方法與設(shè)計(jì)流程的開(kāi)發(fā)與改進(jìn)，EDA產(chǎn)品的展覽與發(fā)布，往往是通過(guò)“設(shè)計(jì)自動(dòng)化大會(huì)”（Design Automation Conference， DAC）來(lái)進(jìn)行的。DAC第一次于1964年舉行，以EDA技術(shù)和展覽為主題，截至2018年6月，從來(lái)不間斷地舉行了55次會(huì)議。DAC 2018主題演講（Keynote Speech）以物聯(lián)網(wǎng)（IoT）和機(jī)器學(xué)習(xí)話題開(kāi)場(chǎng)。

　　DAC近幾年的議題主要包括：1）電子系統(tǒng)和電子設(shè)計(jì)自動(dòng)化；2）電路與系統(tǒng)的EDA設(shè)計(jì)方法；3）嵌入式軟件與系統(tǒng)協(xié)同設(shè)計(jì)，如何滿足速度、效率、可靠性、保密性與安全等；4）用于汽車電子系統(tǒng)的物聯(lián)網(wǎng)設(shè)計(jì)及其對(duì)EDA方法和工具的總體要求，從而實(shí)現(xiàn)降低功耗、完全性、易于組裝等；5）IP的開(kāi)發(fā)、驗(yàn)證、集成和管理；6）近年來(lái)新添加的人工智能中機(jī)器學(xué)習(xí)所涉及的算法與硬件中的設(shè)計(jì)自動(dòng)化；7）電子世界的系統(tǒng)安全，包括軟件和硬件的組成、各種平臺(tái)和供應(yīng)鏈的安全，如何用于金融、健康保健、交通運(yùn)輸以及能源。

　　DAC 2018引人注目的一個(gè)發(fā)言是美國(guó)國(guó)防先期研究計(jì)劃局（Defense Advanced Research Projects Agency， DARPA） Andreas Olofsson先生，他披露了DARPA將投入1億美元的“電子復(fù)興計(jì)劃” （Electronics Resurgence Initiative， ERI）并于7月下旬召開(kāi)“電子復(fù)興計(jì)劃”專題峰會(huì)。這一計(jì)劃包括兩個(gè)EDA項(xiàng)目，分別為“電子設(shè)備智能設(shè)計(jì)”（Intelligent Design of Electronic Assets，IDEA）和創(chuàng)建稱作“高端開(kāi)源硬件”（Posh Open Source Hardware，POSH）的硅模塊庫(kù)。Olofsson先生曾經(jīng)先后在TI公司、ADI等公司工作20年，專門從事低功耗處理器和混合信號(hào)電路的設(shè)計(jì)與測(cè)試。

　　Marie Pistilli 和Pasquale （Pat） Pistilli 最早并一直組織DAC會(huì)議。 其中，Pat因此于2010年獲得了EDA產(chǎn)業(yè)的最高榮譽(yù)獎(jiǎng)：Phil Kaufman 獎(jiǎng)。為了表彰Marie，人們于2016年設(shè)立了以她名字命名的“Marie R. Pistilli婦女工程成就獎(jiǎng)”。與DAC相關(guān)的另外兩個(gè)會(huì)議也很重要，即“亞洲與南太平洋設(shè)計(jì)自動(dòng)化會(huì)議“（Asia and South Pacific Design Automation Conference， ASP-DAC，始于1995年） 、在法國(guó)和德國(guó)交替舉行的“歐洲設(shè)計(jì)自動(dòng)化與測(cè)試會(huì)議”（Design Automation and Test in Europe， DATE，始于1998年）。回顧歷屆會(huì)議，2005年DAC會(huì)議最大規(guī)模時(shí)曾經(jīng)吸引了5500人參加；而同期與DAC緊密相關(guān)以純技術(shù)為主不含商業(yè)展覽的“國(guó)際計(jì)算機(jī)輔助設(shè)計(jì)大會(huì)”（International Conference on Computer-Aided Design， ICCAD）參會(huì)人數(shù)僅僅為其十分之一。

　　國(guó)際會(huì)議ICCAD始于1981年，屬于沒(méi)有商業(yè)展覽的純技術(shù)會(huì)議，今年11月將舉行第37屆年會(huì)。我國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)集成電路設(shè)計(jì)年會(huì)（China Semiconductor Industry Association – Integrated Circuit Computer-Aided Design， CSIA-ICCAD） 始于1994年，至2017年也連續(xù)舉行了23次會(huì)議，去年參會(huì)者達(dá)到1000多人，三家EDA廠商是CSIA-ICCAD會(huì)議的積極參與者，也同時(shí)贊助國(guó)際工程師設(shè)計(jì)會(huì)議（DesignCon，第23屆年會(huì)將于今年7月舉行）和國(guó)際設(shè)計(jì)與驗(yàn)證會(huì)議（DVCon）等。

　　4．Phil Kaufman 獎(jiǎng) --“EDA產(chǎn)業(yè)的諾貝爾獎(jiǎng)”

　　Phil Kaufman Award 開(kāi)始于1994年，又稱為EDA產(chǎn)業(yè)的諾貝爾獎(jiǎng)（“The Nobel Prize of the EDA Industry”）， 該獎(jiǎng)項(xiàng)由 ESD-Alliance 和 “IEEE Council on EDA”共同贊助，授予對(duì)電子系統(tǒng)作出杰出貢獻(xiàn)的設(shè)計(jì)師或工程師，并每年在硅谷舉行晚宴招待會(huì)。Phil Kaufman在1988年擔(dān)任Quickturn設(shè)計(jì)系統(tǒng)公司CEO，他本人的最大貢獻(xiàn)是開(kāi)發(fā)了硬件仿真（hardware emulation）的驗(yàn)證手段與設(shè)備。自1994年首屆頒獎(jiǎng)以來(lái)，該項(xiàng)活動(dòng)從未間斷，僅僅2012年因與DAC 的50周年慶祝時(shí)間上沖突，從而與2013年合并，截至2017年，共向23位個(gè)人頒發(fā)了23次獎(jiǎng)項(xiàng)　

　　表1 Phil Kaufman獎(jiǎng)（也稱為“EDA產(chǎn)業(yè)的諾貝爾獎(jiǎng)”）得主及其關(guān)鍵貢獻(xiàn)

　　細(xì)心的讀者從表1不難看出，獲獎(jiǎng)?wù)叩募夹g(shù)貢獻(xiàn)都與EDA方法的各項(xiàng)技術(shù)或者活動(dòng)有關(guān)，從系統(tǒng)算法和硬件語(yǔ)言，到電路設(shè)計(jì)與仿真等，都已經(jīng)集成于EDA平臺(tái)的各種技術(shù)中。得獎(jiǎng)人員除了三大EDA公司的著名首領(lǐng)之外，其余的學(xué)術(shù)人員則以加州大學(xué)伯克利校區(qū)（University of California， Berkeley， UCB）的博士和專家居多。這也是為什么人們常說(shuō)，“圣荷西（San Jose）是美國(guó)的硅谷，加州大學(xué)伯克利校區(qū)是EDA的發(fā)源地”。

　　5．集成電路設(shè)計(jì)與EDA產(chǎn)業(yè)的未來(lái)

　　縱觀集成電路產(chǎn)業(yè)的發(fā)展過(guò)程，產(chǎn)業(yè)鏈（圖1）中的各個(gè)部分在不同時(shí)期都會(huì)遇到困難。目前，用于人工智能的機(jī)器學(xué)習(xí)芯片廣受關(guān)注和考驗(yàn)。人們不僅要考核這類芯片是否具有低功耗和高新能的特點(diǎn)，還要對(duì)其算力（即每瓦的性能，例如，MOPS/mW）進(jìn)行評(píng)估。有實(shí)驗(yàn)顯示，Nvidia公司的GPU算力是CPU的3倍，谷歌的TPU算力是CPU的83倍。由于這些處理器和FPGA技術(shù)在機(jī)器學(xué)習(xí)流行之前就已經(jīng)存在，因此，現(xiàn)有的各類CPU、GPU以及TPU的處理器架構(gòu)都不是最優(yōu)化的、算力最佳的設(shè)計(jì)。

　　2017年圖靈獎(jiǎng)獲得者加州大學(xué)的David Patterson和斯坦福大學(xué)的John Hennessy 在最近的幾個(gè)重大會(huì)議、包括在DAC 2018的演講中指出，CPU的架構(gòu)設(shè)計(jì)歷史已經(jīng)經(jīng)歷了半個(gè)世紀(jì)，以CISC與RISC為主發(fā)展至今，到了后PC時(shí)代，RISC成為主流并擁有99%的市場(chǎng)，而未來(lái)新一代架構(gòu)的發(fā)展需求充滿了黃金機(jī)遇。他們提出了未來(lái)系統(tǒng)架構(gòu)的新方向?yàn)閰^(qū)域特定架構(gòu)（Domain-Specific Architectures， DSAs），并建議采用區(qū)域特定語(yǔ)言（Domain-Specific Languages， DSLs）作為軟件和硬件協(xié)同開(kāi)發(fā)的方案。

　　由于IBM當(dāng)年需要采購(gòu)大量基于x86的CPU產(chǎn)品， 2001年Intel將x86授權(quán)于AMD公司共同開(kāi)發(fā)生產(chǎn)，從而推動(dòng)了CPU的產(chǎn)品市場(chǎng)。NVIDIA和AMD公司等開(kāi)發(fā)出GPU，和以CPU和GPU為主的異構(gòu)系統(tǒng)架構(gòu)（Heterogeneous System Architecture， HSA），對(duì)今天的以人工智能芯片的架構(gòu)設(shè)計(jì)是有了很大的啟示。2018年以后將進(jìn)入7nm~1nm的工藝時(shí)代，人工智能中機(jī)器學(xué)習(xí)的發(fā)展及其對(duì)芯片技術(shù)的需求，對(duì)系統(tǒng)芯片的架構(gòu)發(fā)展帶來(lái)了新機(jī)會(huì)，也給未來(lái)應(yīng)用帶來(lái)了美好的期望。當(dāng)前AI芯片技術(shù)包括了智能語(yǔ)音、智能家居、智慧安防、智能車載等。在汽車電子和汽車無(wú)人駕駛等高可靠性需求的領(lǐng)域，在集成電路設(shè)計(jì)技術(shù)急劇發(fā)展的年代，EDA公司的產(chǎn)品和平臺(tái)設(shè)計(jì)方案又增添了什么？西門子旗下的Mentor公司突出提出了板級(jí)和芯片設(shè)計(jì)方案，包括從系統(tǒng)設(shè)計(jì)到汽車電子的EDA設(shè)計(jì)技術(shù)；Cadence公司強(qiáng)調(diào)集成電路的集成與驗(yàn)證技術(shù)，從芯片封裝、板級(jí)到系統(tǒng)的驗(yàn)證方法；Synopsys公司提出了以關(guān)注軟件的安全和質(zhì)量、多種IP設(shè)計(jì)文案（portfolio）和方案，解決未來(lái)硬件設(shè)計(jì)師和軟件設(shè)計(jì)師的技術(shù)需求。

　　人們?cè)?jīng)多次推測(cè)EDA公司技術(shù)發(fā)展似乎走到了盡頭，遭遇了極大的瓶頸。然而近幾年，根據(jù)筆者的個(gè)人觀察，結(jié)合芯片制造和CPU架構(gòu)設(shè)計(jì)發(fā)展趨勢(shì)，EDA公司除了緊密跟隨集成電路產(chǎn)業(yè)發(fā)展需求，同時(shí)也在以下幾個(gè)方面走在了產(chǎn)業(yè)的前面，在IP設(shè)計(jì)中的開(kāi)發(fā)、驗(yàn)證與集成；在汽車電子中的先進(jìn)駕駛輔助系統(tǒng)（Advanced Driver-Assistance Systems， ADAS）方面的可靠性的技術(shù)開(kāi)發(fā)；人工智能芯片技術(shù)的開(kāi)發(fā)與支持（軟硬件的協(xié)同設(shè)計(jì)、軟硬件的架構(gòu)設(shè)計(jì)）。目前SoC的UVM驗(yàn)證方法得到更多重視和應(yīng)用；由于有更多混合信號(hào)設(shè)計(jì)加入，先進(jìn)的混合信號(hào)驗(yàn)證方法將會(huì)得到重視和應(yīng)用。在航空航天設(shè)計(jì)方面，芯片的可靠性設(shè)計(jì)方法在美國(guó)得到系統(tǒng)的研究，由于其機(jī)密性，公開(kāi)報(bào)道很少。人們發(fā)現(xiàn)，從SoC設(shè)計(jì)到SiP封裝，技術(shù)變得越來(lái)越復(fù)雜，成本也變得越來(lái)越高。DARPA在DAC 2018的發(fā)言，將引領(lǐng)并開(kāi)發(fā)電子復(fù)興計(jì)劃ERI，間接地說(shuō)明了未來(lái)的先進(jìn)低功耗處理器和混合信號(hào)電路的設(shè)計(jì)與測(cè)試以及保障質(zhì)量的重要性。根據(jù)相關(guān)資料，DARPA的ERI所列出的“電子設(shè)備智能設(shè)計(jì)”和“高端開(kāi)源硬件”兩個(gè)EDA項(xiàng)目將和美國(guó)17個(gè)州的22個(gè)小組合作，包括70多名專業(yè)人員和100名研究生參與。其中，學(xué)院的研究投入占57%，工業(yè)界投入占43%。

　　當(dāng)前，人工智能通過(guò)機(jī)器學(xué)習(xí)，大數(shù)據(jù)經(jīng)過(guò)云計(jì)算技術(shù)發(fā)展，使得人們將軟件和硬件設(shè)計(jì)結(jié)合起來(lái)。面對(duì)基于RISC架構(gòu)的設(shè)計(jì)不能應(yīng)對(duì)復(fù)雜的計(jì)算時(shí)，David Patterson和John Hennessy建議將軟件和硬件設(shè)計(jì)結(jié)合起來(lái)。當(dāng)人們對(duì)集成電路的設(shè)計(jì)和封裝技術(shù)的復(fù)雜度和高成本不能容忍時(shí)，DARPA提出了將系統(tǒng)軟件設(shè)計(jì)和EDA硬件設(shè)計(jì)結(jié)合起來(lái)。早在十年前，系統(tǒng)設(shè)計(jì)公司和EDA設(shè)計(jì)公司也提出了軟件與硬件協(xié)同設(shè)計(jì)的方案。今天，軟件設(shè)計(jì)與硬件設(shè)計(jì)結(jié)合的時(shí)代真的到來(lái)了！

　　參考文獻(xiàn)：

　?。?］EDA， https://en.wikipedia.org/wiki/Electronic_design_automation

　?。?］DAC， https://dac.com/

　　［3］Phil Kaufman Award for Distinguished Contributions to EDA. http://ieee-ceda.org/awards/phil-kaufman-award-distinguished-contributions-eda

　?。?］陳春章，何樂(lè)年，李志群，艾霞 等譯，《數(shù)字模擬混合信號(hào)集成電路設(shè)計(jì)方法學(xué)指導(dǎo)》， 北京：科學(xué)出版社，2015 （ISBN 978-7-03-041959-0）。

　?。?］Hu， D.Y. and Chen， C.-Z.， 2014， （Invited） Reliability Aspects of Advanced IC Technologies with ESD & Anti-radiation Capabilities， ECS Transactions， 60（1） 1185-90， 2014. （Pres. on March 17， CSTIC 2014， Shanghai.）

　?。?］Chen， C.-Z. and Hu， D.Y.， 2017， Geometry Effect with Respect to ESD and Radiative Charged Particles in SoC. China Semicon. Tech. Int. Conf. （CSTIC， March 12-13， 2017， Shanghai.） IEEE Conf. Pub.， http://ieeexplore.ieee.org/document/7919894/

　　本文作者陳春章博士是集成電路芯片設(shè)計(jì)與電子設(shè)計(jì)自動(dòng)化（EDA）專家，英國(guó) St Andrews 大學(xué)輻射物理學(xué)博士。出版專著：《混合信號(hào)設(shè)計(jì)方法學(xué)指導(dǎo)》（中文翻譯，科學(xué)出版社，2015年）；《數(shù)字集成電路物理設(shè)計(jì)》（科學(xué)出版社，2008年）；英文集成電路設(shè)計(jì)文章10多篇，英文輻射物理科學(xué)研究專業(yè)文章文摘30多篇。