EDA企業(yè)應(yīng)打造面向未來應(yīng)用需求、計(jì)算機(jī)架構(gòu)、系統(tǒng)芯片的要求的EDA 2．0技術(shù)理念。除了技術(shù)之外，還包含開發(fā)模式的創(chuàng)新、商業(yè)模式的創(chuàng)新，使用模式的創(chuàng)新、生態(tài)鏈的創(chuàng)新。此外，EDA 2．0的定義和使命，是讓EDA從自動化向智能化發(fā)展，從而降低EDA使用門檻和系統(tǒng)級芯片的設(shè)計(jì)門檻，并縮短設(shè)計(jì)周期一半以上，讓芯片設(shè)計(jì)更簡單、更普惠。

2020年注定是要被載入史冊的一年，對于半導(dǎo)體行業(yè)來說，也是喜憂參半的一年。2020年即將馬上過去，又到了回顧過去，展望未來的時刻。探索科技（Techsugar）走訪了諸多行業(yè)領(lǐng)先廠商，邀請他們分享了他們對于2020這一魔幻之年的總結(jié)以及對于新的一年2021的展望。

2020年，數(shù)字經(jīng)濟(jì)浪潮正以勢不可擋之勢席卷全球，以第五代移動通信技術(shù)（5G）、云計(jì)算、人工智能（AI）、大數(shù)據(jù)為代表的新技術(shù)開啟新一輪產(chǎn)業(yè)革命，成為推動社會發(fā)展的關(guān)鍵動能。EDA驗(yàn)證的應(yīng)用場景比以往更加廣泛，EDA正面對比過往成倍數(shù)復(fù)雜的系統(tǒng)芯片設(shè)計(jì)，這一切給EDA的發(fā)展提出新要求。EDA新秀企業(yè)芯華章科技的董事長王禮賓分享了他們對這一年EDA發(fā)展的總結(jié)，探討當(dāng)下EDA領(lǐng)域所面臨的挑戰(zhàn)與機(jī)遇，也對EDA的未來進(jìn)行了展望。

回顧歷史，瞄準(zhǔn)“驗(yàn)證”

早期集成電路設(shè)計(jì)由純手動描繪版圖的方式揭幕，第一個突破點(diǎn)是CAD的誕生，CDA也可稱計(jì)算機(jī)輔助設(shè)計(jì)。第二個突破點(diǎn)，即三十年前EDA 1．0技術(shù)的誕生，這讓工程師可以用計(jì)算機(jī)語言描述設(shè)計(jì)，可以透過仿真在流片前提前驗(yàn)證，并且在提高了設(shè)計(jì)效率的同時，大大的減少芯片制造環(huán)節(jié)的風(fēng)險。

被視為“芯片之母” 的EDA在長達(dá)30年的1．0時期，支撐著集成電路設(shè)計(jì)從幾千顆晶體管到現(xiàn)在百億級晶體管的集成度，但在如今AI、云、智能汽車、5G等不同的細(xì)分領(lǐng)域得以發(fā)展的時代大前提下，EDA面對的數(shù)據(jù)結(jié)構(gòu)、計(jì)算架構(gòu)等有了新的變化，芯華章認(rèn)為EDA正面臨以下挑戰(zhàn)：

首先，隨著SoC集成的設(shè)計(jì)復(fù)雜程度日益提高，EDA驗(yàn)證需要探索的空間和范圍呈現(xiàn)指數(shù)級的增長，驗(yàn)證所需要時間亦越來越長。驗(yàn)證工具已然必不可缺，驗(yàn)證越充分，芯片的成功率便越高。傳統(tǒng)國際EDA公司多運(yùn)用老牌工具，底層的架構(gòu)沒有改變，算法、新功能的疊加，造成很大的冗余。

另外，EDA應(yīng)用場景比以往更加廣泛，AI、云、智能汽車、5G等不同的細(xì)分領(lǐng)域關(guān)注的是不同的挑戰(zhàn)，EDA作為芯片設(shè)計(jì)必不可少的工具，必須響應(yīng)芯片設(shè)計(jì)提出的細(xì)分需求。

基于過去數(shù)據(jù)結(jié)構(gòu)和計(jì)算結(jié)構(gòu)做開發(fā)，EDA1．0的優(yōu)化效果非常有限。過去30年間，作為主流的EDA 1．0是基于二十年前的數(shù)據(jù)結(jié)構(gòu)和計(jì)算結(jié)構(gòu)而做得開發(fā)，發(fā)展過程中EDA一定程度上提高了自動化，EDA也正在嘗試融合云、AI等技術(shù)。但由于底層數(shù)據(jù)架構(gòu)沒有改變，以及適配新的軟硬件框架，僅僅基于1．0的軟硬件框架上的優(yōu)化，效果非常有限。EDA 1．0對設(shè)計(jì)效益的提升已經(jīng)跟不上芯片設(shè)計(jì)發(fā)展對效率的需求，需要從自動化走向智能化，才能進(jìn)一步提升設(shè)計(jì)和驗(yàn)證效率，降低技術(shù)門檻的和縮短項(xiàng)目周期。

透過多年經(jīng)驗(yàn)，芯華章作出了敏銳的市場判斷——選擇了決定芯片成敗的關(guān)鍵“驗(yàn)證”作為其賽道。成立不到一年的國內(nèi)EDA廠商芯華章，向業(yè)界展示了其團(tuán)隊(duì)在EDA公司成功的五大要素上的深厚積累：人才與團(tuán)隊(duì)、技術(shù)與產(chǎn)品、資金與政策、市場與生態(tài)、法律與規(guī)范。從大的產(chǎn)品布局和分類上，芯華章的產(chǎn)品將包括：硬件仿真系統(tǒng)、FPGA原型驗(yàn)證系統(tǒng)、智能驗(yàn)證、形式驗(yàn)證以及邏輯仿真，全面覆蓋數(shù)字芯片驗(yàn)證需求。

2020年國內(nèi)自主研發(fā)成破局之路

2020年國產(chǎn)EDA有所突破，但面臨挑戰(zhàn)依然嚴(yán)峻，難以獨(dú)立滿足中國電子產(chǎn)業(yè)發(fā)展對EDA的需求。具體來看，雖然模擬芯片工具上取得了進(jìn)展，但在數(shù)字仿真、驗(yàn)證等多個環(huán)節(jié)存在短板。美國商務(wù)部于2019年5月對華為實(shí)施了出口管制，未經(jīng)許可，任何公司不得向其交付可溯源美國技術(shù)的設(shè)備和軟件，而EDA軟件是芯片設(shè)計(jì)工程師設(shè)計(jì)開發(fā)芯片必不可少的工具，該領(lǐng)域具有極高的技術(shù)門檻，目前仍沒有可完全替代的國產(chǎn)方案。

不過芯華章等國產(chǎn)EDA公司以極大的歷史使命感加快推進(jìn)EDA工具的國產(chǎn)化進(jìn)程。芯華章表示，通過創(chuàng)新的軟硬件EDA框架和算法，融合人工智能、機(jī)器學(xué)習(xí)、云技術(shù)等前沿科技，可以降低系統(tǒng)級芯片（System-on-Chip， SoC）的設(shè)計(jì)門檻，縮短產(chǎn)品開發(fā)周期。芯華章正在部署研發(fā)的更智能化的EDA 2．0，獲得多項(xiàng)技術(shù)突破。

仿真技術(shù)基于LLVM架構(gòu)有助于支持更多計(jì)算機(jī)架構(gòu)的相關(guān)生態(tài)

仿真技術(shù)是保證集成電路設(shè)計(jì)正確性的關(guān)鍵技術(shù)之一，芯片設(shè)計(jì)公司通過軟件仿真數(shù)字電路的行為，發(fā)現(xiàn)并修復(fù)問題。芯華章與國內(nèi)最領(lǐng)先的自主高性能計(jì)算微處理器企業(yè)、全球領(lǐng)先的互聯(lián)網(wǎng)企業(yè)、全國領(lǐng)先的5G通信和AI芯片設(shè)計(jì)公司合作，突破傳統(tǒng)仿真器僅支持單一X86架構(gòu)的局限，基于擁有友好軟硬件生態(tài)的LLVM架構(gòu)進(jìn)行EDA仿真工具的研發(fā)，并對數(shù)據(jù)結(jié)構(gòu)進(jìn)行了優(yōu)化，確保高效的算法，提升驗(yàn)證效率。此外，芯華章全新仿真技術(shù)具備靈活的可移植性，可兼容當(dāng)前主流架構(gòu)并有助于支持未來多核與異構(gòu)的大規(guī)模計(jì)算機(jī)處理器結(jié)構(gòu)。

靈動支持主流/自研的原型驗(yàn)證平臺，兼容現(xiàn)有生態(tài)

目前在主流FPGA原型驗(yàn)證平臺上，用戶通常需要購買昂貴的、多種不同的單一協(xié)議的進(jìn)口子板，給開發(fā)帶來了困難。芯華章發(fā)布的“靈動”高性能多功能可編程適配解決方案，靈動支持主流與自研的FPGA原型驗(yàn)證平臺，可一卡替代多種原型驗(yàn)證進(jìn)口子板，具備強(qiáng)大的功能和適配能力，可以釋放更多的接口資源加速創(chuàng)新并提供靈活性，進(jìn)一步加快驗(yàn)證收斂，助力軟硬件協(xié)同開發(fā)，提高芯片設(shè)計(jì)的研發(fā)效率。

驗(yàn)證云平臺以及驗(yàn)證專家服務(wù)，構(gòu)建產(chǎn)業(yè)生態(tài)

近幾年來，越來越多的芯片初創(chuàng)公司紛紛涌現(xiàn)。但是，這些公司在起步階段資金非常有限，可是其芯片設(shè)計(jì)又很需要硬件仿真器。芯華章推出完備、高效、可擴(kuò)展的驗(yàn)證云平臺，幫助他們節(jié)省成本，完成芯片研制任務(wù)。此外，針對國內(nèi)芯片設(shè)計(jì)公司日益增加的驗(yàn)證需求，以及不斷遇到的各種驗(yàn)證挑戰(zhàn)，芯華章還組建了實(shí)力雄厚的驗(yàn)證專家團(tuán)隊(duì)，提供專家級的顧問式服務(wù)。

開源吸引人才，降低使用門檻，建設(shè)計(jì)生態(tài)圈

2020年最新中國IC設(shè)計(jì)總體發(fā)展報(bào)告中顯示，IC設(shè)計(jì)企業(yè)的數(shù)量較去年增長了24．6%達(dá)到2218家。其中，有許多芯片設(shè)計(jì)公司在開發(fā)中并不使用最先進(jìn)工藝節(jié)點(diǎn)。在這樣的項(xiàng)目中，使用開源EDA是一個不錯的選擇，作為完全開放的資源，開源EDA可以為院校項(xiàng)目、初創(chuàng)企業(yè)試航提供源動力。

為加速EDA技術(shù)創(chuàng)新，培養(yǎng)生態(tài)，芯華章在2020年8月率先對外發(fā)布開源EDA生態(tài)項(xiàng)目，并陸續(xù)推出全球最快的開源EDA仿真器EpicSim，以及全球首創(chuàng)的開源的形式驗(yàn)證工具“靈驗(yàn)”（EpicFV），芯華章也是國內(nèi)首家推出開源EDA工具的EDA公司。通過開源EDA構(gòu)建集成電路設(shè)計(jì)社區(qū)的生態(tài)圈，需要的不僅僅是開放開源EDA技術(shù)或是開源標(biāo)準(zhǔn)，而是真正具備實(shí)用性與易用性的開源EDA產(chǎn)品。

面向未來需求、架構(gòu)與要求，EDA從自動化向智能化

2017年美國DARPA推出了電子復(fù)興計(jì)劃（Electronics Resurgence Initiative，ERI），其中電子設(shè)備智能設(shè)計(jì)計(jì)劃和高端開源硬件計(jì)劃與EDA的發(fā)展息息相關(guān)，其目的是應(yīng)對先進(jìn)系統(tǒng)級芯片、系統(tǒng)級封裝和PCB的設(shè)計(jì)所需成本和時間的急劇增加。這兩個計(jì)劃的核心在于將人工智能技術(shù)和大數(shù)據(jù)更好地應(yīng)用于EDA產(chǎn)品中，從而極大程度降低集成電路設(shè)計(jì)的難度，大幅增加研發(fā)的效率。這似乎指明了EDA技術(shù)未來的發(fā)展方向。

分析EDA1．0所面對的挑戰(zhàn)，芯華章認(rèn)為，已經(jīng)看見2021年EDA的突破方向：

首先，芯華章表示EDA企業(yè)應(yīng)樹立面向未來應(yīng)用需求、計(jì)算機(jī)架構(gòu)、系統(tǒng)芯片要求的EDA 2．0技術(shù)理念。除了技術(shù)之外，還包含開發(fā)模式的創(chuàng)新、商業(yè)模式的創(chuàng)新，使用模式的創(chuàng)新、生態(tài)鏈的創(chuàng)新。

其次，芯華章認(rèn)為，EDA 2．0的定義和使命，是讓EDA從自動化向智能化發(fā)展，從而降低EDA使用門檻和系統(tǒng)級芯片的設(shè)計(jì)門檻，并縮短設(shè)計(jì)周期一半以上，讓芯片設(shè)計(jì)更簡單、更普惠。

最后，在前人積累上，芯華章可對EDA軟硬件框架和算法做創(chuàng)新、融合、重構(gòu)，如基于LLVM 的EDA1．X框架，有利于朝智能化EDA2．0演進(jìn)的探索和創(chuàng)新。

芯華章的發(fā)展思路

芯華章推出的基于LLVM的全新仿真技術(shù)以及高性能多功能可編程適配解決方案「靈動」，已經(jīng)運(yùn)用EDA 2．0的理念和部分底層技術(shù)，結(jié)合LLVM的全新架構(gòu)有助于支持未來的多核與異構(gòu)，靈動的多功能、可編程特性，可以釋放更多的接口資源加速創(chuàng)新并提供靈活性，芯華章的產(chǎn)品策略將繼續(xù)基于EDA 2．0的理念做創(chuàng)新。

在這一突破路徑上，作為EDA新力量，芯華章可以繞開技術(shù)包袱，站在當(dāng)今科技發(fā)展的高技術(shù)起點(diǎn)，以后發(fā)優(yōu)勢突破現(xiàn)有技術(shù)圍城，希望能在短時間內(nèi)專注于自身領(lǐng)域的突破，并形成合力，為中國芯片產(chǎn)業(yè)鏈補(bǔ)齊EDA短板，以團(tuán)隊(duì)深厚的研發(fā)實(shí)力將EDA從1．0向更加智能化的EDA 2．0演進(jìn)。
? ? ? ? ?責(zé)任編輯:tzh