設計和制作芯片封裝的工程師成為今年Semicon West備受矚目的焦點。封裝工程師的工作通常較鮮為人知，但他們現(xiàn)在必須隨時待命，以協(xié)助推動如今更為分歧的半導體技術(shù)藍圖持續(xù)前進。

在Semicon West發(fā)表演說的主講人指出，「摩爾定律」(Moore’s law)日益接近經(jīng)濟效益的終點，在追逐尺寸更小、成本更低但更快速的芯片發(fā)展道路上，它所能帶來的投資報酬率正持續(xù)遞減中。透過封裝工程師的巧思，可望以創(chuàng)新的方式將各個芯片堆疊成更強大的裝置，同時有助于扭轉(zhuǎn)這一困境。

目前正為新的半導體發(fā)展藍圖監(jiān)督芯片堆疊任務的資深工程教育家兼企業(yè)家Bill Bottoms說：「整合就是未來?！?Integration is the future.)據(jù)他估計，設計傳統(tǒng)的5nm芯片成本可能高達6億美元，而且「這并無以為繼」。

為了克服這一困境，來自英特爾(Intel)和臺積電(TSMC)的工程師以及一項政府研究計劃進一步描述了目前的封裝技術(shù)進展以及未來的挑戰(zhàn)。他們期望打造像樂高(Lego)積木一樣可相互進行模塊化組裝的一系列「小芯片」(chiplet)，為其定義標準接口，并推動其互連至10微米甚至更小。

英特爾模塊工程總監(jiān)Rahul Manepalli列出了一些現(xiàn)有的重大挑戰(zhàn)：

互連接口必須進一步縮小，讓每平方毫米可達到超過250個I/O。

需要新材料以實現(xiàn)更高的訊號傳輸速度以及不至于在壓力下翹曲的鏈路。

芯片堆疊中所使用的玻璃和有機面板需要標準尺寸。

封裝需要采用目前晶圓廠所使用的阻障層。

封裝制造商需要采用晶圓廠使用的嚴格制程控制以及自動化技術(shù)。

他說：「封裝最終看起來將會越來越像晶圓產(chǎn)線后段制程中所采用的銅對銅互連?！?/p>

Manepalli指出，最近業(yè)界積極聚焦于封裝技術(shù)的行動「令人振奮」。他在取得半導體封裝相關(guān)的博士學位后，已在英特爾鉆研此領(lǐng)域約20年了。他曾經(jīng)協(xié)助設計了英特爾的嵌入式多芯片互連橋接(EMIB)，這是該公司迄今在芯片堆疊方面所取得的重大成就。

英特爾至今已經(jīng)出貨了超過1百萬臺使用EMIB的裝置，在FPGA與串行解串器(serdes)之間或PC處理器和GPU之間建立橋接。諷刺的是，這項工作最初是針對智能型手機SoC而開發(fā)的。

今年稍晚，英特爾將會推出代號為Lakefield的筆記本電腦芯片，該芯片采用另一項稱為Foveros的新芯片堆疊技術(shù)，可將兩塊芯片面對面連接起來。英特爾的目標是在2020年底，將EMIB和Foveros這兩項技術(shù)結(jié)合起來，以打造更強大的多芯片堆疊。

臺積電勾勒未來的芯片互連和封裝技術(shù)動態(tài)。（來源：TSMC）

臺積電、DARPA分享芯片堆疊藍圖

臺積電也和英特爾一樣，對于結(jié)合前段與后端晶圓廠技術(shù)抱持長遠的看法，期望該技術(shù)組合可用于打造一種涵蓋任何應用的各種3D堆棧。為了達到這一目標，臺積電至今已經(jīng)為特定市場開發(fā)至少8種新的封裝組合了。

臺積電負責封裝研發(fā)的處長余國寵(K.C. Yee)介紹目前的封裝技術(shù)選項，包括為Nvidia和Xilinx等公司打造的2x CoWoS繪圖芯片，以及為蘋果(Apple)和其它公司提供的更低成本智能型手機方案。

在中介層技術(shù)上市的五年來，臺積電已經(jīng)為客戶投片超過50種CoWoS設計了。擁有20年封裝技術(shù)經(jīng)驗的Yee在2011年加入臺積電，當時正值該公司全力沖刺芯片堆疊技術(shù)之際。

臺積電為各種手機組件定義不同的InFO技術(shù)（來源：TSMC）

不過，英特爾、臺積電等巨頭可能還需要幾年的時間才能開發(fā)出更成熟的產(chǎn)品，并在標準方面達成共識。為了實現(xiàn)這一目標，Andreas Olofsson開始負責一項美國政府的芯片堆疊研究計劃。

Olofsson說：「過去一年半以來，我們一直在討論串行與平行連接的優(yōu)缺點?！共贿^，他強調(diào)，政府研究計劃終究「不是推動標準的組織......我們主要任務在于探索如何權(quán)衡折衷，但并不會建立標準——標準必須來自于產(chǎn)業(yè)界?！?/p>

然而，這個由9家公司和3所大學組成的組織開始取得了進展。英特爾為EMIB的物理層互連接口——先進接口總線(AIB)，發(fā)布了規(guī)格和參考設計。Olofsson說：「對此感興趣的任何人都可以很快地啟動并執(zhí)行，因為它提供了完整的記錄?！?/p>

英特爾將在今秋推出Stratix X FPGA，透過55微米銅柱凸塊技術(shù)的EMIB連接至Jariet的64GSample/s雷達芯片。Olofsson說，這項成果將展現(xiàn)「打造最強大雷達芯片的最低成本方式」。

這項計劃還包括其他研究，美國加州大學洛杉磯分校(UCLA)展示其打造10微米互連技術(shù)的進展。Lockheed Martin公司并對其板卡設計所需的小芯片類型進行了分析。

同時，還有21個技術(shù)工作小組已經(jīng)為一項芯片堆疊開發(fā)藍圖發(fā)表大約10個章了。Bottoms說，這份產(chǎn)業(yè)開發(fā)藍圖預計將在今年年底前完成。

明年，該工作小組還將聽取來自全球工程師的反饋意見，并在21個團隊之間啟動合作計劃。

Bottoms說，這項任務「已經(jīng)刺激了一些競爭前的合作，而且還將加速進展。」

例如，一項研究200mm和300mm晶圓的計劃發(fā)現(xiàn)具有1mm翹曲的芯片可實現(xiàn)容許的良率范圍，但接近5mm翹曲的芯片則否。「我們花了好幾年的時間才把這項計劃結(jié)合在一起，」他說。

Bottoms預測，業(yè)界正在醞釀一波采用微型系統(tǒng)級封裝(SiP)組件的趨勢。例如，最新型的Apple Watch就是至今即將推出的少數(shù)幾例SiP產(chǎn)品之一。

如今大多數(shù)「主要的系統(tǒng)公司都有多項SiP計劃進行中。你將會在今年看到更多這一類的產(chǎn)品，而且預計在未來的兩三年后將無處不在?！?/p>