數(shù)據(jù)中心100G已經(jīng)開始規(guī)模使用，下一代400G預計在2020年開始逐步商用。對于400G應用，最大的不同是引入了新型的調(diào)制格式PAM-4，已達到在同樣波特率（器件帶寬）下傳輸速率翻倍的效果，比如應用于500米以下傳輸?shù)腄R4，單波速率需要達到100Gbps。為了實現(xiàn)該種速率應用，數(shù)據(jù)中心光模塊開始引入基于數(shù)字信號處理的DSP芯片取代過去的時鐘恢復芯片，用以解決光器件帶寬不足引起的靈敏度問題。DSP是否能如業(yè)界預計一樣，成為未來數(shù)據(jù)中心應用的廣泛解決方案？要回答這個問題，必須了解DSP到底能解決什么問題；其架構(gòu)是什么；未來的成本，功耗發(fā)展趨勢如何。

在物理層傳輸領域，DSP最早在無線通信中得到應用，其原因有三點：第一，無線頻譜屬于稀缺資源，而傳輸速率需求一直在增長，提高頻譜效率是無線通信根本的需求，因此必須需要DSP支持各種復雜高效率的調(diào)制方式。第二，無線信道的傳輸方程非常復雜，多徑效應，高速運動中的多普勒效應，使用傳統(tǒng)的模擬補償無法滿足無線信道的補償需求，而DSP能夠利用各種數(shù)學模型很好的補償信道傳輸方程。第三，無線通道的信噪比往往比較低，需要使用糾錯碼來提高接收機的靈敏度。

在光通信領域, DSP首先商用在長距離100G以上的相干傳輸系統(tǒng)中，其原因與無線通信類似，長距離傳輸中，由于光纖資源鋪設成本非常高，提高頻譜效率已達到在單根光纖上獲得更高的傳輸速率是運營商的必然需求。因此，在WDM技術(shù)使用之后，使用DSP支持的相干技術(shù)成了必然選擇。其次，在長距離相干傳輸系統(tǒng)中，色散效應，發(fā)射、接受裝置及光纖本身帶來的非線性效應，發(fā)送接收裝置引入的相位噪聲，使用一塊DSP芯片就能夠進行很方便的進行補償，而無需像過去在鏈路中放置色散補償光纖（DCF）。

最后，在長距離傳輸中，由于光纖的衰減效應，一般每80公里會使用光放大裝置（EDFA）對信號進行一次放大已達到上千公里的傳輸距離，每一次放大都會對信號引入噪聲，降低信號的信噪比，因此，在長距離傳輸過程中需要引入糾錯編碼(FEC)提高接收機的接收能力。

總結(jié)起來，DSP解決的是三個問題：第一，支持高階調(diào)制格式以提高頻譜效率；第二，器件及信道傳輸效應；第三，信噪比問題。那么，在數(shù)據(jù)中心內(nèi)部，是否有類似的需求，就成為我們判斷是否應該引入DSP的重要依據(jù)。

首先看頻譜效率，數(shù)據(jù)中心內(nèi)部是否需要提高頻譜效率？答案是肯定的，不過與無線頻譜資源不足，傳輸網(wǎng)光纖資源不足不同的是，數(shù)據(jù)中心內(nèi)部要提高頻譜效率的原因是電/光器件帶寬不足與波分/平行路數(shù)不足（受限于光模塊封裝體積），因此必須依靠提高單波速率才能滿足未來400G以上應用的需求。第二點，對于單波100G以上的應用來說，目前的發(fā)送端電驅(qū)動芯片與光器件都達不到50GHz以上的帶寬，因此，在發(fā)送端相當于引入了低通濾波器，在時域上的表現(xiàn)就是碼間干擾。

光通信領域的DSP一般由幾個部分組成：前端模擬數(shù)字混合部分，包括ADC（數(shù)模轉(zhuǎn)換器，必備）,DAC（模數(shù)轉(zhuǎn)換器，可選）以及Serdes，數(shù)字信號處理部分（包括FEC）以及PHY部分。PHY部分和CDR帶PHY功能的芯片類似，這里就不再做介紹。

ADC和DAC的主要功能是在模擬信號與數(shù)字信號間進行轉(zhuǎn)換，是調(diào)制器件與數(shù)字信號處理部分的橋梁。ADC/DAC主要有四個關(guān)鍵指標：采樣率，采樣有效位寬，模擬帶寬以及功耗。對于100G PAM-4的應用來說，接收端ADC的采樣率需要達到100Gs/s，否則，采樣時就會產(chǎn)生Alias，對信號產(chǎn)生畸變；采樣有效位寬同樣非常重要，對于PAM-4應用，并不是說2位的有效位數(shù)就能夠滿足數(shù)字信號處理的需求，而是至少需要4位以上的有效位寬。

數(shù)字信號處理單元，在數(shù)據(jù)中心內(nèi)部應用，數(shù)字信號處理單元還是相對簡單。比如對于100G PAM-4應用，在發(fā)端主要完成對發(fā)送信號的頻譜壓縮，非線性補償，F(xiàn)EC編碼（可選），收端ADC之后對信號使用自適應濾波器對信號進行補償以及數(shù)字域的CDR（需要獨立的外部晶振支持）。

對于功耗來說，由于DSP引入了DAC/ADC與算法，其功耗一定高于傳統(tǒng)基于模擬技術(shù)的CDR芯片，且DSP降低功耗的方法比較有限，主要依靠流片工藝的提升，比如從目前的16nm升級為7nm工藝能夠?qū)崿F(xiàn)65%的功耗降低。目前基于16nm DSP解決方案的400G OSFP/QSFP-DD的設計功耗在12W左右，無論對于模塊本身或是未來交換機前面板的熱設計都是巨大的挑戰(zhàn)。因此，也許基于7nm 工藝才能解決400G的DSP問題。

價格永遠是數(shù)據(jù)中心關(guān)心的話題，同傳統(tǒng)光器件不同，對于DSP芯片來說，由于是基于成熟的半導體工藝，在海量應用的支撐下，可以預期較大的芯片成本下降空間。DSP在數(shù)據(jù)中心未來應用的另一個優(yōu)勢是靈活性，能夠在同樣光器件配置的情況下通過調(diào)節(jié)DSP配置滿足不同速率與場景的應用需求。