數(shù)字電路設計中邏輯門是最基本的運算單元，其中與門、或門和非門是最基本的邏輯門單元，但實際設計中用到的邏輯往往比與、或、非復雜得多，不過它們都可以利用與、或、非門組合實現(xiàn)。比如與非門、或非門、異或門和同或門等等。這些邏輯門的圖形符號如下圖：

如何利用門單元搭建電路？

利用門單元搭建的電路稱為門電路，按照一定的邏輯關(guān)系使不同的門單元連接起來實現(xiàn)我們所需要的邏輯功能，這就是數(shù)字電路設計的目的。下面給大家介紹兩個利用邏輯門單元搭建一位半加器和一位全加器門電路的例子：

上圖是由一個與門和一個異或門搭建的半加器電路，其中A和B是半加器的輸入信號，S是半加器的結(jié)果輸出，C是半加器的進位輸出。

上圖是由邏輯門單元搭建出來的一位全加器電路，A、B是全加器的輸入端信號，Ci是全加器的進位輸入信號，S是全加器結(jié)果輸出，Co是全加器的進位輸出。

為什么可以實現(xiàn)加法功能？下面簡單分析一下上面兩個門電路實現(xiàn)加法功能的原理，首先解釋一下半加器和全加器的區(qū)別：半加器是只對輸入信號A、B進行相加，不考慮進位；而全加器除了考慮A、B相加外還加上進位Ci。

其中，半加器相加，只有當A和B同時為1時，相加才會產(chǎn)生進位，因此Co=A&B。當A和B同時為0時，相加結(jié)果S=0。只有A和B其中一個為0另一個為1時，相加結(jié)果S=1，因此S=A^B。

全加器的運算復雜一點，當A、B、Ci三個輸入其中有1個或者3個都為1時，相加結(jié)果S=1，否則S=0，因此S=A^B^Ci；當A、B、Ci三個輸入中任意兩個或者三個都為1時，相加就會產(chǎn)生進位Co=1，否則Co=0，因此Co=A&B|A&C|B&C。