引言

在頻譜分析儀、中頻接收機(jī)等諸多儀器中，動(dòng)態(tài)范圍是衡量?jī)x器性能的重要指標(biāo)之一。為了擴(kuò)大儀器的動(dòng)態(tài)范圍，在頻譜儀、接收機(jī)等儀器中經(jīng)常采用自動(dòng)增益控制電路（AGC電路）。AGC電路是一種在輸入信號(hào)幅度變化很大的情況下，其輸出信號(hào)幅度可保持恒定或僅在較小范圍內(nèi)變化的自動(dòng)控制電路。

與模擬AGC相比，數(shù)控AGC由于反饋部分的主要功能由數(shù)字部分實(shí)現(xiàn)，故其AGC控制可以更加容易地得到實(shí)現(xiàn)。利用數(shù)字信號(hào)處理精度高的特點(diǎn)，可以精確地實(shí)現(xiàn)數(shù)字增益補(bǔ)償，使系統(tǒng)具有快速收斂和精確地穩(wěn)態(tài)響應(yīng)等優(yōu)點(diǎn)。

AGC電路分為非實(shí)時(shí)和實(shí)時(shí)兩種。前一種電路采用后反饋技術(shù)來(lái)實(shí)現(xiàn)，因此，在有實(shí)時(shí)性要求的場(chǎng)合不能使用；而后一種AGC電路則采用前饋技術(shù)實(shí)現(xiàn)，能夠?qū)崿F(xiàn)對(duì)信號(hào)的實(shí)時(shí)調(diào)理，因而克服了非實(shí)時(shí)性電路的缺點(diǎn)。在數(shù)字化中頻頻譜分析儀和數(shù)字中頻接收機(jī)等測(cè)量?jī)x器中，由于ADC器件存在量化噪聲、孔徑抖動(dòng)、差分非線性失真、熱噪聲等誤差，故會(huì)造成ADC輸入動(dòng)態(tài)范圍及有效輸出位數(shù)的下降，從而限制了儀器的輸入動(dòng)態(tài)范圍，難以滿足設(shè)計(jì)要求。對(duì)于一個(gè)14位ADC器件來(lái)說(shuō)，當(dāng)參考電壓為1V時(shí)，在理想情況下，其所能轉(zhuǎn)換的信號(hào)電平功率為-65 dBm～13dBm，動(dòng)態(tài)范圍為78 dB。而在噪聲、量化誤差等因素的影響下，該范圍還會(huì)被進(jìn)一步壓縮，從而降低儀器的性能指標(biāo)。為了保證儀器有更寬的動(dòng)態(tài)范圍和更高的幅度精度，本設(shè)計(jì)采用實(shí)時(shí)自動(dòng)量程控制技術(shù)，該技術(shù)可使ADC轉(zhuǎn)換器工作在最佳狀態(tài)下，以減少量化誤差的影響，提高信噪比，從而得到較大的動(dòng)態(tài)范圍。

1 實(shí)時(shí)數(shù)控AGC原理

實(shí)時(shí)數(shù)控AGC電路通常采用前饋式電路結(jié)構(gòu)，以在信號(hào)到達(dá)ADC器件前完成對(duì)其調(diào)理。這種電路一般由預(yù)選濾波器、放大一抗混疊濾波電路、數(shù)控增益放大／衰減電路、模數(shù)轉(zhuǎn)換電路、信號(hào)幅度提取電路、邏輯規(guī)則產(chǎn)生模塊和數(shù)字增益補(bǔ)償模塊組成，其電路結(jié)構(gòu)如圖1所示。其中邏輯規(guī)則產(chǎn)生模塊和數(shù)字增益補(bǔ)償模塊為數(shù)字信號(hào)處理部分，可在FPGA器件內(nèi)部實(shí)現(xiàn)。

前端模擬混頻后得到的中頻信號(hào)首先經(jīng)過(guò)一組單極點(diǎn)濾波器（包含LC濾波器、晶體濾波器）來(lái)濾除帶外信號(hào)，然后通過(guò)選通再輸出到信號(hào)幅度提取電路和放大-抗混疊電路?？够殳B濾波器能夠更有效地濾除帶外信號(hào)，避免采樣頻譜混疊。該電路一般具有多個(gè)極點(diǎn)，所以有顯著的群時(shí)延特性，對(duì)于一個(gè)快速上升的中頻模擬信號(hào)，經(jīng)過(guò)抗混疊濾波器后，通常會(huì)產(chǎn)生時(shí)延，這個(gè)時(shí)間可以換算為多個(gè)采樣時(shí)間間隔。而延遲可使信號(hào)在送入ADC之前有充裕的時(shí)間被數(shù)控增益芯片放大／衰減，以適應(yīng)ADC器件的工作范圍。信號(hào)幅度提取電路先提取輸入信號(hào)的幅值，然后再經(jīng)過(guò)量化后，被轉(zhuǎn)換為檔位信息，再通過(guò)邏輯規(guī)則產(chǎn)生模塊根據(jù)檔位信息配置數(shù)控增益芯片進(jìn)行放大／衰減。當(dāng)輸入信號(hào)幅度較大時(shí)，邏輯規(guī)則產(chǎn)生模塊應(yīng)立即減小增益，以防止ADC器件過(guò)載；而當(dāng)輸入信號(hào)幅度長(zhǎng)時(shí)間保持較小時(shí)，邏輯規(guī)則產(chǎn)生模塊才會(huì)增加增益，這樣可減小輸入信號(hào)有效噪聲，提高ADC的輸出有效位數(shù)（ENOB）。同時(shí)，采樣之后的數(shù)字增益補(bǔ)償模塊則根據(jù)檔位信息提供的補(bǔ)償值相應(yīng)地調(diào)節(jié)采樣數(shù)據(jù)，以實(shí)時(shí)補(bǔ)償前端模擬電路的增益，從而準(zhǔn)確恢復(fù)出輸入的模擬中頻信號(hào)幅度。

2 實(shí)時(shí)AGC電路的關(guān)鍵技術(shù)

實(shí)現(xiàn)實(shí)時(shí)AGC電路的關(guān)鍵在于抗混疊濾波器的設(shè)計(jì)、邏輯規(guī)則產(chǎn)生模塊的設(shè)計(jì)和數(shù)字增益補(bǔ)償模塊的設(shè)計(jì)。

設(shè)計(jì)中，AGC的實(shí)時(shí)性體現(xiàn)在兩個(gè)方面，首先是對(duì)輸入信號(hào)的實(shí)時(shí)放大／衰減，設(shè)計(jì)可采用前饋式電路結(jié)構(gòu)，并將信號(hào)分為兩路進(jìn)行處理，通常需要在放大-抗混疊濾波電路的延遲時(shí)間段內(nèi)完成對(duì)信號(hào)的檔位信息判斷及控制自動(dòng)增益放大／衰減芯片增益的改變，從而實(shí)現(xiàn)對(duì)輸入信號(hào)的實(shí)時(shí)放大／衰減；其次是利用數(shù)字電路對(duì)數(shù)據(jù)后處理的能力來(lái)實(shí)時(shí)完成數(shù)字增益補(bǔ)償。

對(duì)于前者，其關(guān)鍵在于抗混疊濾波器的設(shè)計(jì)?？够殳B濾波器的作用有二，其一是濾除帶外信號(hào)，防止頻譜混疊；其二是產(chǎn)生一定時(shí)間的延遲。一般將抗混疊濾波器設(shè)計(jì)成低通或者帶通濾波器，并采用模擬器件電感和電容搭建而成，這樣就會(huì)產(chǎn)生固定時(shí)間的延遲。要實(shí)現(xiàn)對(duì)輸入信號(hào)的實(shí)時(shí)放大／衰減，就要精心設(shè)計(jì)并利用這個(gè)延遲時(shí)間，在延遲時(shí)間內(nèi)同步地完成一系列檢測(cè)、控制及計(jì)算工作，包括用信號(hào)幅度提取電路得到輸入信號(hào)的包絡(luò)電平功率，用邏輯規(guī)則產(chǎn)生模塊并通過(guò)包絡(luò)電平功率的量化值判斷出檔位信息，再根據(jù)檔位信息生成各個(gè)檔位的電壓增益值，同時(shí)配置數(shù)控增益放大／衰減器對(duì)信號(hào)進(jìn)行放大／衰減。

而對(duì)于后者，其關(guān)鍵在于數(shù)字增益補(bǔ)償模塊的設(shè)計(jì)。當(dāng)邏輯規(guī)則產(chǎn)生模塊生成檔位信息后，可根據(jù)檔位信息計(jì)算出每一個(gè)檔位的補(bǔ)償值，然后將其送入數(shù)字增益補(bǔ)償模塊。數(shù)字增益補(bǔ)償模塊利用該補(bǔ)償值對(duì)ADC轉(zhuǎn)換后的結(jié)果進(jìn)行補(bǔ)償，從而得到輸入信號(hào)的幅度值。流水線型ADC器件轉(zhuǎn)換操作存在的固定延遲時(shí)間一般為采樣周期的固定倍數(shù)，所以，在數(shù)字增益補(bǔ)償時(shí)，不能出現(xiàn)對(duì)信號(hào)的誤補(bǔ)償，以防止補(bǔ)償后的信號(hào)發(fā)生畸變，因而要求時(shí)間同步。在數(shù)字邏輯中，時(shí)間同步或延遲的控制較容易實(shí)現(xiàn)，可用D觸發(fā)器或者計(jì)數(shù)器來(lái)實(shí)現(xiàn)延遲，這樣延遲時(shí)間也容易控制。

要得到輸入信號(hào)的準(zhǔn)確幅度值，在數(shù)字增益補(bǔ)償模塊中僅采用移位是不行的，還需要在移位的基礎(chǔ)上進(jìn)行校準(zhǔn)，其原因有兩條，第一：由于在前端電路中模擬器件固有缺陷的存在導(dǎo)致了中頻信號(hào)在經(jīng)過(guò)調(diào)理電路后存在一定的電平誤差，因此，在數(shù)字增益補(bǔ)償時(shí)，需要校準(zhǔn)這個(gè)誤差；第二：對(duì)數(shù)字信號(hào)左移／右移一位，相應(yīng)的功率電平將放大／衰減6 dB。所以，移位只能實(shí)現(xiàn)6 dB整數(shù)倍增益的補(bǔ)償，而不能實(shí)現(xiàn)其它增益值的補(bǔ)償。此外，在加入自動(dòng)增益放大／衰減后，系統(tǒng)動(dòng)態(tài)范圍將增加，故需要考慮信號(hào)表征的問(wèn)題，通過(guò)對(duì)ADC轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行位擴(kuò)展能有效地解決這個(gè)問(wèn)題。

在整個(gè)實(shí)時(shí)AGC電路中，邏輯規(guī)則產(chǎn)生模塊將起到紐帶作用，它是電路的控制核心，因此，采用數(shù)字電路實(shí)現(xiàn)可對(duì)其他電路進(jìn)行控制。根據(jù)包絡(luò)幅度量化值，該模塊可產(chǎn)生檔位信息并計(jì)算出每一檔位的放大／衰減增益值和補(bǔ)償值，同時(shí)配置數(shù)控增益放大／衰減器以調(diào)節(jié)增益，同時(shí)提供補(bǔ)償值至數(shù)字增益補(bǔ)償模塊。AGC電路對(duì)信號(hào)進(jìn)行放大／衰減實(shí)質(zhì)上是對(duì)信號(hào)的動(dòng)態(tài)范圍進(jìn)行某種“映射”。根據(jù)輸入信號(hào)的大小可將其劃分為不同的檔位，自動(dòng)增益控制的作用是將不同檔位的信號(hào)加以放大／衰減，并將各檔輸入信號(hào)范圍均“映射”到ADC器件最佳工作范圍內(nèi)，其映射關(guān)系如圖2所示。在對(duì)信號(hào)進(jìn)行分檔時(shí)，要考慮“映射”后的信號(hào)范圍應(yīng)匹配ADC器件信號(hào)的輸入范圍，所以，分檔不宜選擇過(guò)少，并且，同一檔位信號(hào)大小也不能相差太大，以防止“映射”后的信號(hào)落在ADC最佳工作范圍之外。

圖2中，DRh，DR1，DR2，DR3，DR4，DR5和DR1是分別對(duì)應(yīng)不同輸入信號(hào)的功率電平值，Dh和D1對(duì)應(yīng)ADC器件最佳工作范圍的最大和最小功率電平值。

3 設(shè)計(jì)與實(shí)現(xiàn)

圖3所示是一種應(yīng)用于數(shù)字中頻接收機(jī)的大動(dòng)態(tài)范圍實(shí)時(shí)數(shù)控AGC電路的原理框圖。

射頻信號(hào)經(jīng)前端混頻處理后可輸出21．4 MHz的模擬中頻信號(hào)，該中頻信號(hào)的功率電平范圍為-80 dBm～20 dBm。經(jīng)過(guò)預(yù)選濾波器，該中頻信號(hào)將分別被送入到抗混疊濾波電路和信號(hào)幅度提取電路。設(shè)計(jì)中，在對(duì)信號(hào)進(jìn)行幅度提取前，應(yīng)先對(duì)信號(hào)進(jìn)行不同增益的放大，增益分別為0 dB和40 dB，經(jīng)放大后的信號(hào)可送入峰值包絡(luò)檢波器中得到幅度值，從而完成信號(hào)幅度的提取。之后，可用分辨率比較低的ADC器件對(duì)幅度值進(jìn)行量化，當(dāng)輸入信號(hào)比較大時(shí)，可根據(jù)0dB通道的量化值得到檔位信息；而當(dāng)輸入信號(hào)比較小時(shí)，則可根據(jù)40 dB通道的量化值得到檔位信息。因此，根據(jù)不同增益通道的量化值來(lái)判斷檔位信息的方法極大地豐富了檔位信息，進(jìn)而精確地實(shí)現(xiàn)數(shù)控增益放大／衰減。

設(shè)計(jì)可選用AD公司推出的線性數(shù)控增益放大／衰減芯片AD8369，并采用兩片數(shù)控芯片級(jí)聯(lián)的方式對(duì)輸入信號(hào)進(jìn)行實(shí)時(shí)放大／衰減，共可得到90 dB的增益調(diào)節(jié)范圍。邏輯規(guī)則產(chǎn)生模塊可同時(shí)控制兩片數(shù)控增益放大／衰減芯片，以使增益平均分配在兩級(jí)數(shù)控增益放大／衰減芯片上，從而實(shí)現(xiàn)增益的粗調(diào)和細(xì)調(diào)。設(shè)計(jì)時(shí)可選用AD公司的14位ADC器件ADS6145來(lái)對(duì)模擬信號(hào)進(jìn)行量化。

由于ADS6145轉(zhuǎn)換時(shí)的參考電壓為1 V，故應(yīng)將該輸入信號(hào)幅度值盡可能的放大／衰減到略小于1 Vpp。本設(shè)計(jì)中的具體操作是將每一檔位中的最大輸入信號(hào)功率放大／衰減到12 dBm，這樣可以保證ADC工作在最佳狀態(tài)，以使輸出有效位最大。根據(jù)以上設(shè)計(jì)原則，便可以得到具體的分檔信息及表1所列的對(duì)應(yīng)放大／衰減量表。

4 結(jié)束語(yǔ)

本文采用前饋式電路結(jié)構(gòu)，并利用抗混疊電路的延遲特性實(shí)現(xiàn)了對(duì)輸入信號(hào)的實(shí)時(shí)放大／衰減。同時(shí)利用FPGA器件良好的數(shù)字特性實(shí)現(xiàn)了數(shù)控AGC的設(shè)計(jì)，從而實(shí)現(xiàn)了對(duì)信號(hào)的實(shí)時(shí)數(shù)字增益補(bǔ)償，有效減少了電路體積。同時(shí)，采用兩級(jí)數(shù)控增益放大／衰減器級(jí)聯(lián)和根據(jù)兩路不同增益通道提取的幅度值來(lái)判斷檔位信息，也提高了實(shí)時(shí)數(shù)控AGC電路的動(dòng)態(tài)范圍和整個(gè)系統(tǒng)的精度。實(shí)驗(yàn)結(jié)果表明，該電路能夠?qū)崿F(xiàn)實(shí)時(shí)AGC的電路功能，并有效擴(kuò)展了動(dòng)態(tài)范圍。