東京大學(xué)的高木信一就在硅上集成Ge和InGaAs的技術(shù)，介紹了他的實(shí)驗(yàn)成果。高木信一就Ge介紹說，從通過氧化濃縮法制作GOI（Geoninsulator）底板開始，在MOSFET中通過pMOS和nMOS均可獲得超過硅的載流子遷移率等。關(guān)于III-V族化合物半導(dǎo)體方面，采用基于選擇外延法和貼合法的InGaAsOI（InGaAsoninsulator）底板制作技術(shù)和多種表面鈍化技術(shù)，獲得了良好的MOS界面。高木信一指出，InGaAs擁有的較高電子遷移率現(xiàn)象，在MOS元件上也可以再現(xiàn)。

　　雖然全球都在積極研究III-V半導(dǎo)體的MOS元件，不過其大多數(shù)都采用了可以進(jìn)行晶格匹配的結(jié)晶上的異質(zhì)外延層。而像上述演講中提到的那樣，從InGaAsOI底板的制作到元件制作以及評測全部連貫進(jìn)行的先例還沒有，所以受到了與會者的熱切關(guān)注。

　　此外，美國IBM、***臺積電的比利時研究所以及意法半導(dǎo)體（ST）分別就III-V族半導(dǎo)體元件集成化的可行性發(fā)表了講演。

　　IBM介紹了InAs以及InGaAsMOSFET的構(gòu)造、工藝和性能。雖然通過MOS界面的改善可以獲得較高的性能，不過即便按照研究水平，微細(xì)化在柵極長度方面也不到100nm,周邊技術(shù)尚不成熟，與硅相比還存在許多課題。另外還指出，要想發(fā)揮III-V族的特點(diǎn)，不僅是邏輯LSI,RF和光布線等的集成化在未來發(fā)展方向上也是很重要的。

　　臺積電的比利時研究所認(rèn)為通過與硅相同的指標(biāo)（Ion-Ioff特性、S值以及DIBL等）來評價尚處于發(fā)展階段的材料并不恰當(dāng)，提出了根據(jù)Q-factor（Q=gm/S）進(jìn)行比較的方案。并指出，如果采用該指標(biāo)的話，最新的III-V族元件性能將與硅尖端元件為同一水平。另外，考慮到III-V族集成的實(shí)用化還是將來的事情，將Q值（50左右）目標(biāo)定為目前硅的兩倍。

　　與這些發(fā)布截然不同的是意法半導(dǎo)體發(fā)表的III-V族元件性能理論預(yù)測。這是根據(jù)使用元件模型進(jìn)行的計(jì)算而估計(jì)出來的。在大多數(shù)情況下，III-V族元件出色的載流子遷移率會作為優(yōu)點(diǎn)而被提出來，但另一方面也有不少人指出了有效質(zhì)量較小導(dǎo)致狀態(tài)密度較低這一缺點(diǎn)。此次，意法半導(dǎo)體首先就狀態(tài)密度的低下會導(dǎo)致逆轉(zhuǎn)層厚度的增大、S值的增大以及DIBL的惡化等進(jìn)行了介紹?？紤]到逆變器的工作偏置，意法半導(dǎo)體認(rèn)為用作邏輯LSI性能指標(biāo)的導(dǎo)通電流不適合低功耗元件，指出需要通過考慮到DIBL的Ieff（“2002IEDM”上由IBM公司的Na等人提出的指標(biāo)）進(jìn)行比較。這樣做雖然集成度下降，但如果放寬柵極長度的標(biāo)度（Scaling），便有望發(fā)揮III-V族元件的高速運(yùn)轉(zhuǎn)性。

　　最后一場演講是比利時IMEC發(fā)布的硅底板上的GaN成長以及其照明元件和功率元件應(yīng)用的綜述。IMEC介紹說，正在采用150~200mm晶圓推進(jìn)底板技術(shù)、工藝技術(shù)以及評測技術(shù)等的開發(fā)。

　　異性材料集成化（HeterogeniousIntegration）技術(shù)還存在許多課題，尚未達(dá)到對可否實(shí)現(xiàn)實(shí)用化做出結(jié)論的階段。不過，參加分會的觀眾對此非常關(guān)心，作為集成化技術(shù)未來的選項(xiàng)之一，有關(guān)討論近乎肯定會持續(xù)下去。