完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1672個(gè) 瀏覽:124961次 帖子:5355個(gè)
基于System Generator的FPGA開發(fā)總結(jié)
前一陣一直在忙,所以沒有來得及寫博文。弄完雜七雜八的事情,又繼續(xù)FPGA的研究。使用Verilog HDL語言和原理圖輸入來完成FPGA設(shè)計(jì)的方法都試驗(yàn)...
借助Intel i7 處理器和 Xilinx FPGA實(shí)現(xiàn)的開放式毫米波測試平臺
美國國家儀器公司(NI)和德國德累斯頓工業(yè)大學(xué)開展合作,通過世界上第一臺開放式毫米波測試平臺來拓展德累斯頓5G實(shí)驗(yàn)室(D5GL),該測試平臺能實(shí)時(shí)處理超...
ZedBoard學(xué)習(xí)手記(三)為自定義外設(shè)編寫裸奔控制軟件
由于Xilinx已經(jīng)為我們做了大部分的鋪墊工作,因此裸奔控制外設(shè)這一步就顯得十分簡單了,如果不用Linux和圖形界面顯示,大概我的作品早早的就完成了吧。
描述:在此項(xiàng)測試中,每個(gè)Bank只訪問一次,接著依次訪問其它Bank。DDR3有限制在一定時(shí)間內(nèi)可以輸入的Bank打開指令個(gè)數(shù),即在一定時(shí)間內(nèi)只允許輸入...
描述:單Bank內(nèi)行切換時(shí),每次打開一個(gè)Row,進(jìn)行一次寫操作以后,必須重新打開另外一個(gè)Row,才能進(jìn)行該Row的寫操作。兩個(gè)Row打開操作有時(shí)間間隙要...
ZedBoard學(xué)習(xí)手記(九) 在ZedBoard上運(yùn)行QT圖形軟件
在Zynq平臺上運(yùn)行QT其實(shí)與PC無異,都需要相應(yīng)的執(zhí)行環(huán)境,只不過PC上的QT Lib可以使用QT SDK自動(dòng)安裝配置,而Zynq平臺上的QT Lib...
XILINX在Transceiver用戶手冊里提出了對模擬電源的文波噪聲要求:10mV p-p 10kHz~80Mhz。大多數(shù)客戶一看到該指標(biāo)要求的第一...
2017-02-10 標(biāo)簽:XilinxTransceiver電源文波 2392 0
我們知道,SERDES對參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常,SERDES供應(yīng)商會根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn),以及性能數(shù)據(jù),提出...
6 FPGA LX9 MicroBoard成為學(xué)習(xí)FPGA的另一低成本方法
昨天為寫博客搜索關(guān)于miniSpartan6+開發(fā)板的一些信息,我偶然看到$89的 Xilinx Spartan-6 FPGA LX9 MicroBoa...
基于ZYNQ7000的交叉編譯工具鏈Q(jìng)t+OpenCV+ffmpeg等庫支持總結(jié)
最近剛剛接觸XILINX的ZYNQ板,剛接觸沒有十天。XILINX定位它為SOC,我也很認(rèn)同,起碼比TI定位MPU為SOC強(qiáng)很多。
ZedBoard上的點(diǎn)燈簽名實(shí)驗(yàn)(二):創(chuàng)建自定義IP
如果想使用Xilinx組件從頭開始創(chuàng)建嵌入式工程,一般是從PlanAhead開始,然后啟動(dòng)XPS。
SemiWiki的Eric Esteve剛剛發(fā)表一篇博客,標(biāo)題為 “再見,DDRn協(xié)議”。博客中Esteve承認(rèn)這份博客將引起轟動(dòng),且聲稱 “ 今后數(shù)年...
“軟”定義規(guī)范環(huán)境(SDNet)擴(kuò)展至數(shù)據(jù)層實(shí)現(xiàn)高速SDN
一個(gè)月前Xilinx 新興技術(shù)研究會上,斯坦福大學(xué)計(jì)算機(jī)科學(xué)系教授Nick McKeown教授說“未來的SDN芯片看起來將類似FPGA或某種可以在FPG...
利用Xilinx UltraScale架構(gòu)大幅提升生產(chǎn)力
許多市場和應(yīng)用都對系統(tǒng)帶寬和處理功能需求顯著增長。無論是有線或無線通信、數(shù)字視頻還是圖像處理,更高的數(shù)據(jù)吞吐量要求都實(shí)現(xiàn)相同的結(jié)果,那就是所有系統(tǒng)組件...
2018-07-12 標(biāo)簽:xilinxultrascale 1875 0
Xilinx ISE使用錯(cuò)誤和警告匯總,具體的跟隨小編一起來了解一下。
使用Xilinx 20nm工藝的UltraScale FPGA來降低功耗的19種途徑
在絕大部分使用電池供電和插座供電的系統(tǒng)中,功耗成為需要考慮的第一設(shè)計(jì)要素。Xilinx決定使用20nm工藝的UltraScale器件來直面功耗設(shè)計(jì)的挑戰(zhàn)...
2018-07-14 標(biāo)簽:xilinxultrascale 6203 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |