完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1672個(gè) 瀏覽:125090次 帖子:5355個(gè)
如何在設(shè)計(jì)中例化和使用多個(gè)BSCANE2模塊
本文對(duì)如何在一個(gè)工程里例化和使用多個(gè)BSCANE2模塊做一個(gè)簡(jiǎn)單說(shuō)明。
利用設(shè)計(jì)網(wǎng)關(guān)的 IP 內(nèi)核在 Xilinx VCK190 評(píng)估套件上加速人工智能應(yīng)用
Xilinx 的 Versal AI Core 系列器件旨在通過(guò)使用高計(jì)算效率的 ASIC 級(jí) AI 計(jì)算引擎和靈活的可編程結(jié)構(gòu)來(lái)解決 AI 推理的獨(dú)特...
PS部分和PL部分的上電時(shí)序是獨(dú)立的,為了防止損壞器件,器件內(nèi)部已經(jīng)進(jìn)行了隔離。
在Xilinx 7系列FPGA上兩種實(shí)現(xiàn)方式的差別
在FPGA設(shè)計(jì)開(kāi)發(fā)中,很多場(chǎng)合會(huì)遇到同一根信號(hào)既可以是輸入信號(hào),又可以是輸出信號(hào),即IO類(lèi)型(Verilog定義成inout)。
會(huì)議系統(tǒng)設(shè)計(jì)組成及功能
隨著疫情的出現(xiàn),線上會(huì)議的應(yīng)用越來(lái)越廣泛,相關(guān)的技術(shù)也越來(lái)越成熟,但當(dāng)前的線上會(huì)議系統(tǒng)大都基于電腦和手機(jī),便于個(gè)人使用,但由于其攝像頭拍攝方向固定,當(dāng)會(huì)...
2022-10-19 標(biāo)簽:Xilinx圖像識(shí)別會(huì)議系統(tǒng) 2145 0
首先,什么是XPM?可能很多人沒(méi)聽(tīng)過(guò)也沒(méi)用過(guò),它的全稱(chēng)是Xilinx Parameterized Macros,也就是Xilinx的參數(shù)化的宏,跟原語(yǔ)的...
FPGA設(shè)計(jì)高級(jí)技巧(Xilinx篇)
隨著HDL (Hardware Description Language,硬件描述語(yǔ)言)語(yǔ)言、綜合工具及其它相關(guān)工具的推廣,使廣大設(shè)計(jì)工程師從以往煩瑣的...
Versal HBM 設(shè)備擁有兩倍大的數(shù)據(jù)庫(kù),并且以?xún)杀兜乃俣葘?dǎo)出建議。右側(cè)的實(shí)時(shí)欺詐檢測(cè)基準(zhǔn)也具有相同的相對(duì)性能。 Thompson 說(shuō),這是考慮如何...
基于FPGA圖像處理的視頻流實(shí)時(shí)處理系統(tǒng)
PYNQ-Z2 是基于 Xilinx ZYNQ-7000 FPGA 的平臺(tái),除繼承了傳統(tǒng) ZYNQ 平 臺(tái)的強(qiáng)大處理性能外,還兼容 Arduino 接口...
Xilinx vivado下通常的視頻流設(shè)計(jì),都采用Vid In to axi4 stream --> VDMA write --> MM ...
基于FPGA實(shí)現(xiàn)的自定義浮點(diǎn)數(shù)
基于FPGA實(shí)現(xiàn)各種設(shè)計(jì)的首要前提是理解并掌握數(shù)字的表示方法,計(jì)算機(jī)中的數(shù)字表示方法有兩種:定點(diǎn)數(shù)表示法和浮點(diǎn)數(shù)表示方法。
2022-10-10 標(biāo)簽:fpgaXilinx計(jì)算機(jī) 1693 0
使用AXI VIP的幾個(gè)關(guān)鍵步驟及常見(jiàn)功能
AXI總線在FPGA設(shè)計(jì)中使用越來(lái)越頻繁,但初學(xué)的同學(xué)經(jīng)常會(huì)因?yàn)閷?duì)協(xié)議的理解不夠深入,寫(xiě)出來(lái)的代碼經(jīng)常會(huì)出現(xiàn)死鎖等問(wèn)題,對(duì)FPGA設(shè)計(jì)與調(diào)試帶來(lái)很多不必...
系統(tǒng)架構(gòu)確定,下一步就是FPGA與各組成器件之間互聯(lián)的問(wèn)題了。通常來(lái)說(shuō),CPU和FPGA的互聯(lián)接口,主要取決兩個(gè)要素。
以AMD-Xilinx FPGA為例,不同的制程工藝下針對(duì)用戶的各種需求,會(huì)規(guī)劃有多個(gè)產(chǎn)品系列,其中集成不同功能、不同性能的功能模塊,因此我們按照功能模...
FPGA配置方式靈活多樣,根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存...
Xilinx Zynq系統(tǒng)如何實(shí)現(xiàn)IEEE1588協(xié)議
IEEE1588/PTP 協(xié)議是實(shí)時(shí)工業(yè)軟件的一個(gè)重要的協(xié)議,本博文討論該協(xié)議在Xilinx Zynq 系統(tǒng)·上如何實(shí)現(xiàn)IEEE1588 協(xié)議。
一個(gè)板子下來(lái),3-6種時(shí)鐘需求常見(jiàn),不同的頻率,不同的電平標(biāo)準(zhǔn)。硬件工程師做設(shè)計(jì),不同板卡,各種設(shè)計(jì)混合在一塊,庫(kù)房有10多種晶振,時(shí)鐘驅(qū)動(dòng)芯片,時(shí)鐘P...
筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目,整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右,有點(diǎn)過(guò)高了,功耗過(guò)高則會(huì)造成發(fā)熱量增大,溫度高最常見(jiàn)的問(wèn)題就...
不同的用戶可能需要不同容量的RAM來(lái)構(gòu)建他們的特定應(yīng)用。所以FGPA底層的RAM基塊大小就是一個(gè)有意思的話題。如果太大,則不夠靈活,難以滿足小容量的應(yīng)用...
V4L2是Video for Linux2的簡(jiǎn)稱(chēng),為L(zhǎng)inux中關(guān)于視頻設(shè)備的內(nèi)核驅(qū)動(dòng)。在Linux中,視頻設(shè)備是設(shè)備文件,可以像訪問(wèn)普通文件一樣對(duì)其進(jìn)行讀寫(xiě)。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |