完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>
標簽 > verilog
Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章：709個 瀏覽：112311次 帖子：937個
基于Verilog HDL的FPGA圖像濾波處理仿真實現(xiàn)
注意這里的A是double類型的，直接進行imshow會全白，要轉(zhuǎn)化到0-1：A=A./255，或者把double類型轉(zhuǎn)化為整形。
隨著設(shè)計復(fù)雜度和規(guī)模增加，驗證平臺復(fù)雜度跟著增加。驗證平臺的仿真速度問題成為驗證過程中一個重要問題。
SystemVerilog中的Virtual Methods
SystemVerilog中多態(tài)能夠工作的前提是父類中的方法被聲明為virtual的。
性能仍然是任何復(fù)雜片上系統(tǒng) （SoC） 設(shè)計的關(guān)鍵因素。此外，復(fù)雜性每天都在增加，這給工程師跟蹤設(shè)計性能帶來了挑戰(zhàn)，但他們的任務(wù)是不斷提高芯片性能。在運...
FPGA（現(xiàn)場可編程門陣列）的通用語言主要是指用于描述FPGA內(nèi)部邏輯結(jié)構(gòu)和行為的硬件描述語言。目前，Verilog HDL和VHDL是兩種最為廣泛使用...
PLI全稱 Program Language Interface，程序員可以通過PLI在verilog中調(diào)用C函數(shù)，這種訪問是雙向的。這些用戶定義的系統(tǒng)...
可以在任意時刻啟動，可以重復(fù)啟動，延時時長可調(diào)，單位可切換（ms/us），在50MHz時鐘下的延時范圍是1ms-85899ms/1us-85899us。
在計算機中存在進程和線程的概念，其中進程是并發(fā)執(zhí)行的程序在執(zhí)行過程中分配和管理資源的基本單位，線程是進程的一個執(zhí)行單元，是比進程還要小的獨立運行的基本單...
動態(tài)截取固定長度數(shù)據(jù)語法，即+:和-:的使用，這兩個叫什么符號呢？運算符嗎？
2022-08-17 標簽：數(shù)據(jù)Verilog編譯 827 0
現(xiàn)在公司里做設(shè)計是用SV還是Verilog？
數(shù)字電路設(shè)計主要就是，選擇器、全加器、比較器，乘法器，幾個常用邏輯門，再加個D觸發(fā)器，電路基本都能實現(xiàn)了。
首先，F(xiàn)PGA開發(fā)工程師是一個相對高薪的工作，但是，很多同學在剛?cè)腴T時都會有一種無從下手的感覺，尤其是將FPGA作為第一個要掌握的開發(fā)板時，更是感覺苦惱...
這里的面積指一個設(shè)計消耗 FPGA/CPLD 的邏輯資源的數(shù)量，對于 FPGA 可以用消耗的 FF(觸發(fā)器)和 LUT(查找表)來衡量，更一般的衡量方式...
線網(wǎng)類型表示硬件電路元件之間實際存在的物理連線，有很多種：wire、tri、wor等等，當然日常使用wire最多，其他的都沒遇到過。
SVA是System Verilog Assertion的縮寫，即用SV語言來描述斷言。斷言是對設(shè)計的屬性的描述，用以檢查設(shè)計是否按照預(yù)期執(zhí)行。
FPGA基礎(chǔ)設(shè)計之使用邏輯門和連續(xù)賦值對電路建模
使用邏輯門和連續(xù)賦值對電路建模，是相對詳細的描述硬件的方法。使用過程塊可以從更高層次的角度描述一個系統(tǒng)，稱作行為級建模（behavirol modeling）。
2023-02-08 標簽：FPGA設(shè)計編碼器Verilog 770 0
這是一個在設(shè)計中常犯的錯誤列表，這些錯誤常使得你的設(shè)計不可靠或速度較慢，為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查。
在IC設(shè)計中，進行需要對關(guān)鍵信號的特定狀態(tài)進行計數(shù)，方便debug時進行狀態(tài)判斷。如對流控、反壓等信號進行計數(shù)。有時候需要進行判斷，是高電平計數(shù)還是低電平計數(shù)。
邊沿檢測經(jīng)常用于按鍵輸入檢測電路中，按鍵按下時輸入信號 key 變?yōu)榈碗娖?，按鍵抬起變?yōu)楦唠娖健．斴斎氲男盘枮槔硐氲母叩碗娖綍r（不考慮毛刺和抖動），邊沿...
verilog模塊的調(diào)用、任務(wù)和函數(shù)
在做模塊劃分時，通常會出現(xiàn)這種情形，某個大的模塊中包含了一個或多個功能子模塊，verilog是通過模塊調(diào)用或稱為模塊實例化的方式來實現(xiàn)這些子模塊與高層模...
本文詳細闡述了在一個testbench中，應(yīng)該如何使用阻塞賦值與非阻塞賦值。首先說結(jié)論，建議在testbench中，對時鐘信號（包括分頻時鐘）使用阻塞賦...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟技術(shù)開發(fā)區(qū)航空路6號手機智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
