完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > rtl
RTL在電子科學(xué)中指的是寄存器轉(zhuǎn)換級電路（Register Transfer Level）的縮寫，也叫暫存器轉(zhuǎn)移層次。
文章：353個 瀏覽：61070次 帖子：96個
Xilinx被AMD收購的事情把我震出來了，看了看上上一篇文章講了下仿真的文件操作，這篇隔了很久遠(yuǎn)，不知道該從何講起，就說說FPGA的在線調(diào)試的一些簡單...
2023-06-19 標(biāo)簽：FPGA設(shè)計RTLAXI總線 2398 0
在電路設(shè)計自動化的時代，綜合工具的作用不言而喻，通過綜合，設(shè)計人員能夠獲得自己所設(shè)計模塊的規(guī)模、時序性能和關(guān)鍵路徑等有用信息，進(jìn)而指導(dǎo)自己優(yōu)化設(shè)計結(jié)構(gòu)。...
最近需要用到AXI接口的模塊，xilinx的IP核很多都用到了AXI總線進(jìn)行數(shù)據(jù)和指令傳輸。如果有多個設(shè)備需要使用AXI協(xié)議對AXI接口的BRAM進(jìn)行讀...
復(fù)位信號在數(shù)字電路里面的重要性僅次于時鐘信號。對一個芯片來說，復(fù)位的主要目的是使芯片電路進(jìn)入一個已知的，確定的狀態(tài)。
在高速信號采集的過程中，經(jīng)常會因?yàn)殡娐吩O(shè)計或者其他原因，原本設(shè)計好對應(yīng)的data_clk與data經(jīng)過線路傳輸之后在接收端時序上不能很好的對應(yīng)，這可能會...
2023-06-16 標(biāo)簽：FPGA設(shè)計RTL串行通信 2502 0
驗(yàn)證平臺顧名思義就是為了驗(yàn)證而存在的。普通意義上來說，如果是IP驗(yàn)證，當(dāng)驗(yàn)證人員拿到設(shè)計的某模塊的RTL代碼（DUT，Design Under Test...
Vim或者是gvim是我們IC設(shè)計或者驗(yàn)證工程師，日常工作當(dāng)中常用到的一個編輯器，我們的RTL代碼就是在vim當(dāng)中寫的，而gvim是vim的圖形化界面，...
近幾年，芯片設(shè)計規(guī)模越來越大，這使得重跑一次綜合需要長達(dá)數(shù)小時，甚至幾天時間。
寫testbench最最核心的部分就是發(fā)激勵，今天用一個簡單的示例來介紹如何在uvm里給RTL發(fā)激勵。
在整個芯片開發(fā)中，芯片設(shè)計的驗(yàn)證階段就像一場前線戰(zhàn)斗，可以說是整道防線上成敗的關(guān)鍵。在芯片進(jìn)入生產(chǎn)之前，需要保證其設(shè)計完全符合需求規(guī)格，解決所有潛在的風(fēng)...
FIFO 是FPGA設(shè)計中最有用的模塊之一。FIFO 在模塊之間提供簡單的握手和同步機(jī)制，是設(shè)計人員將數(shù)據(jù)從一個模塊傳輸?shù)搅硪粋€模塊的常用選擇。
2023-06-14 標(biāo)簽：FPGA設(shè)計寄存器VHDL語言 599 0
綜合工具的任務(wù)是將SoC設(shè)計映射到可用的FPGA資源中。自動化程度越高，構(gòu)建基于FPGA的原型的過程就越容易、越快。
2023-06-13 標(biāo)簽：fpgaRAMSoC設(shè)計 710 0
TestBench即測試平臺，是為了檢驗(yàn)待測設(shè)計（design under test，DUT）而搭建的驗(yàn)證環(huán)境。
使用Vivado Block Design設(shè)計解決了項(xiàng)目繼承性問題，但是還有個問題，不知道大家有沒有遇到，就是新設(shè)計的自定義 RTL 文件無法快速的添加...
IC設(shè)計中通?；谠O(shè)計時間線/業(yè)務(wù)線分為前端設(shè)計和后端實(shí)現(xiàn)，這個也是大家通常所能理解和接受的。
在現(xiàn)代的芯片設(shè)計里邊，工程師在優(yōu)化功耗和面積上無所不有其極，這里討論的multi-bit FF 就是其中的一種方法或者稱之為一種流程。
速度-面積互換原則是貫穿FPGA設(shè)計的重要原則：速度是指工程穩(wěn)定運(yùn)行所能達(dá)到的最高時鐘頻率，通常決定了FPGA內(nèi)部寄存器的運(yùn)行時序；面積是指工程運(yùn)行所消...
2023-06-09 標(biāo)簽：fpgaFPGA設(shè)計寄存器 2235 0
設(shè)計一款芯片，明確需求（功能和性能）之后，先由架構(gòu)工程師設(shè)計架構(gòu)，得出芯片設(shè)計方案，前端設(shè)計工程師形成RTL代碼，驗(yàn)證工程師進(jìn)行代碼驗(yàn)證，再通過后端設(shè)計...
相對于RTL仿真，門級仿真占用的計算資源雖然很多，但是在靜態(tài)時序檢查（STA）工具普遍應(yīng)用之前，帶時序的動態(tài)門級仿真幾乎可以說是唯一的timing si...
我們在網(wǎng)表里直接插入了RTL的always語句，對wr_data_7_進(jìn)行了打拍和簡單邏輯處理（新加的邏輯所需要的輸入信號都可以在原網(wǎng)表中找到），把處理...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
