完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國(guó)著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。
文章:248個(gè) 瀏覽:50722次 帖子:249個(gè)
基于FPGA和IP核的FIR低通濾波器的設(shè)計(jì)與實(shí)現(xiàn)
FIR(Finite Impulse Response,有限沖擊響應(yīng))數(shù)字濾波器具有穩(wěn)定性高、可以實(shí)現(xiàn)線性相位等優(yōu)點(diǎn),廣泛被應(yīng)用于信號(hào)檢測(cè)與處理等領(lǐng)域。...
本文開源一個(gè)FPGA項(xiàng)目:基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡(jiǎn)單用戶接口的讀寫方式:《DDR3讀寫測(cè)試》,如果在某些項(xiàng)目中,我們...
FPGA之軟核演練篇:內(nèi)置IP核之UART的應(yīng)用實(shí)戰(zhàn)講解-中斷
UART作為異步串口通信協(xié)議的一種,工作原理是將傳輸數(shù)據(jù)的每個(gè)字符一位接一位地傳輸。是對(duì)應(yīng)各種異步串行通信口的接口標(biāo)準(zhǔn)和總線標(biāo)準(zhǔn),它規(guī)定了通信口的電氣特...
本應(yīng)用筆記介紹了FPGA (現(xiàn)場(chǎng)可編程門陣列)及其如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識(shí)產(chǎn)權(quán)(IP)。本文探討了IP保護(hù)的各種途徑。SHA-1質(zhì)詢-響應(yīng)認(rèn)證被認(rèn)為...
Xilinx DDR2 IP 核控制器設(shè)計(jì)方案介紹與實(shí)現(xiàn)
提出一種便于用戶操作并能快速運(yùn)用到產(chǎn)品的DDR2控制器IP核的FPGA實(shí)現(xiàn),使用戶不需要了解DDR2的原理和操作方式的情況下,依然可以通過IP核控制DD...
基于FPGA和8051單片機(jī)IP核的多功能頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)
文中在FPGA芯片中嵌入MC8051 IP Core,作為控制核心,利用Verilog HDL語言進(jìn)行編程,設(shè)計(jì)了以MC8051 IPCore為核心的控...
我們先看有哪三種GPIO:MIO、EMIO、AXI_GPIO。其中MIO和EMIO是直接掛在PS上的GPIO。而AXI_GPIO是通過AXI總線掛在PS...
學(xué)完SDRAM控制器后,可以感受到SDRAM的控制器的書寫是十分麻煩的,因此在xilinx一些FPGA芯片內(nèi)已經(jīng)集成了相應(yīng)的IP核來控制這些SDRAM,...
本文介紹一個(gè)FPGA開源項(xiàng)目:UDP千兆以太網(wǎng)光通信。利用SFP接口,可以通過使用SFP轉(zhuǎn)RJ45模塊或者直接使用光纖進(jìn)行以太網(wǎng)通信。
2023-08-31 標(biāo)簽:fpga接口千兆以太網(wǎng) 5397 0
FPGA端掛載DDR時(shí),對(duì)FPGA引腳的約束和選擇并不是隨意的,有一定的約束規(guī)則,一般可以通過利用vivado工具中的pin assignment去選擇...
基于SOPC和DDS IP核的可重構(gòu)信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
SOPC(System on a Programmable Chip,片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器...
關(guān)于高性能主從模式動(dòng)態(tài)可重構(gòu)的SPI IP核的設(shè)計(jì)
隨著集成電路設(shè)計(jì)的快速發(fā)展,系統(tǒng)芯片(System-on-a-Chip,SoC)的集成度越來越高,從而對(duì)信號(hào)之間交流的要求也變高[1-2]。由于串行外設(shè)...
FPGA學(xué)習(xí)筆記:FIFO IP核的使用方法
FIFO(First In First Out, 先入先出 ),是一種數(shù)據(jù)緩沖器,用來實(shí)現(xiàn)數(shù)據(jù)先入先出的讀寫方式。數(shù)據(jù)按順序?qū)懭?FIFO,先被寫入的數(shù)...
基于FPGA和IP核的數(shù)碼相框的設(shè)計(jì)和實(shí)現(xiàn)
本系統(tǒng)采用經(jīng)濟(jì)型的Cyclone II FPGA芯片作為核心,基于Nios II軟核處理器,采用軟硬件結(jié)合的方式設(shè)計(jì)數(shù)碼相框并實(shí)現(xiàn)。
經(jīng)驗(yàn)貼:ADI官方IP核與例程編譯指南
ADI的官方demo板整套快速設(shè)計(jì)是相當(dāng)具有參考意義的,在購(gòu)買官方開發(fā)板后,通過官方例程可以快速學(xué)習(xí)對(duì)應(yīng)AD/DA的使用方法。不僅如此,ADI官方的IP...
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-FIFO使用教程
FIFO的英文全稱叫做First in First out,即先進(jìn)先出。這也就決定了這個(gè)IP核的特殊性,先寫進(jìn)去的數(shù)據(jù)優(yōu)先被讀出,所以,F(xiàn)IFO是不需要...
在開發(fā)PL時(shí)一般都會(huì)用到分頻或倍頻,對(duì)晶振產(chǎn)生的時(shí)鐘進(jìn)行分頻或倍頻處理,產(chǎn)生系統(tǒng)時(shí)鐘和復(fù)位信號(hào),下面就介紹一下在vivado2017.3中進(jìn)行PL開發(fā)時(shí)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |