使用FPGA的圖像傳感器的優(yōu)勢(shì)

使用FPGA的圖像傳感器的優(yōu)勢(shì) 圖像采集是安全和監(jiān)控視頻鏈中最關(guān)鍵的部分，這是因?yàn)閷?duì)于從視頻流提取有效信息的圖像信號(hào)處理能力是

2009-10-27 標(biāo)簽：fpga圖像傳感器 528 0

基于FPGA的次聲波合成的電路設(shè)計(jì)

基于FPGA的次聲波合成的電路設(shè)計(jì) 摘要：次聲波是頻率在10一～20Hz的波，在生物醫(yī)學(xué)、氣象學(xué)、軍事等領(lǐng)域有著廣泛應(yīng)用前景，此頻段

2009-10-25 標(biāo)簽：FPGA 2177 1

基于FPGA的MSK調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用

基于FPGA的MSK調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用 Designing and Application of MSK Modulator and Demodul...

2009-10-19 標(biāo)簽：fpga 3223 0

四階巴特沃斯高通濾波器

四階巴特沃斯高通濾波器

2009-09-16 標(biāo)簽：FPGA濾波器 3840 0

FPGA 重復(fù)配置和測(cè)試的實(shí)現(xiàn)

FPGA 重復(fù)配置和測(cè)試的實(shí)現(xiàn) 從制造的角度來(lái)講，F(xiàn)PGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括

2009-09-03 標(biāo)簽：FPGA 669 0

基于FPGA的DES、3DES硬件加密技術(shù)

基于FPGA的DES、3DES硬件加密技術(shù) 傳統(tǒng)的加密工作是通過(guò)在主機(jī)上運(yùn)行加密軟件實(shí)現(xiàn)的。這種方法除占用主機(jī)資源外，運(yùn)算速度較慢，安全性也較差。

2009-07-26 標(biāo)簽：fpgades 1799 0

用FPGA技術(shù)實(shí)現(xiàn)模擬雷達(dá)信號(hào)

前言 FPGA（現(xiàn)場(chǎng)可編程門陣列）是由掩膜可編程門陣列和PLD（可編程邏輯器件）演變而來(lái)的，并將二者的特性結(jié)

2009-06-20 標(biāo)簽：FPGA 692 0

基于Ｖｉｒｔｅｘ系列ＦＰＧＡ的可編程嵌入式

摘要：介紹了基于Ｖｉｒｔｅｘ系列ＦＰＧＡ和ＴＭＳ３２０Ｃ４０ＤＳＰ的可編程通用信號(hào)處理背板的設(shè)計(jì)和制作；并對(duì)Ｖｉｒｔｅｘ系列ＦＰＧＡ的性能和特點(diǎn)進(jìn)行了分析

2009-06-20 標(biāo)簽：fpgavirtex 1006 0

利用FPGA現(xiàn)小型聲納的片上系統(tǒng)集成

摘要：介紹大規(guī)模、高速度的ＦＰＧＡ在小型漁用聲納系統(tǒng)設(shè)計(jì)中的應(yīng)用。在該系統(tǒng)設(shè)計(jì)中，采用了Ｘｉｌｉｎｘ公司的ＦＰＧＡ芯片ＸＣＳ４０作為主要器件，基本上將整個(gè)

2009-06-20 標(biāo)簽：FPGA 1088 0

容錯(cuò)系統(tǒng)中的自校驗(yàn)技術(shù)及實(shí)現(xiàn)方法

摘 要： 闡述了自校驗(yàn)技術(shù)在容錯(cuò)系統(tǒng)中的作用，給出了自校驗(yàn)網(wǎng)絡(luò)實(shí)現(xiàn)原理及實(shí)現(xiàn)方法，指出用VHDL語(yǔ)言結(jié)合FPGA/CPLD是實(shí)現(xiàn)大規(guī)模自校驗(yàn)網(wǎng)絡(luò)的有效途徑。

2009-06-20 標(biāo)簽：fpgavhdl 706 0

利用FPGA實(shí)現(xiàn)模式可變的衛(wèi)星數(shù)據(jù)存儲(chǔ)器糾錯(cuò)系統(tǒng)

摘要：比較討論了航天器數(shù)據(jù)存儲(chǔ)器中漢明碼和TMR兩種典型糾錯(cuò)系統(tǒng)的原理、實(shí)現(xiàn)以及數(shù)據(jù)可靠性的估計(jì)，在此基礎(chǔ)上提出了一種集成這兩種系統(tǒng)模式并可在實(shí)際應(yīng)

2009-06-20 標(biāo)簽：FPGA 658 0

基于生物學(xué)的電子電路設(shè)計(jì)

摘要： 介紹了可進(jìn)化硬件的機(jī)理和相關(guān)技術(shù)，著重闡述了一種基于進(jìn)化論中遺傳算法的大規(guī)模電子電路設(shè)計(jì)方法，分析了如何通過(guò)可進(jìn)化硬件的機(jī)理來(lái)實(shí)現(xiàn)復(fù)雜系

2009-06-20 標(biāo)簽：fpga 657 0

基于FPGA的多路脈沖重復(fù)頻率跟蹤器

摘要： 在反輻射導(dǎo)彈的雷達(dá)導(dǎo)引頭中，信號(hào)跟蹤器的實(shí)時(shí)性是影響系統(tǒng)性能的重要因素之一。介紹了利用高性能FPGA豐富的資源實(shí)現(xiàn)的多路脈沖重復(fù)頻率跟

2009-06-20 標(biāo)簽：FPGA 671 0

基于FPGA的毫米波多目標(biāo)信號(hào)形成技術(shù)的研究

摘要： 毫米波多目標(biāo)信號(hào)形成是實(shí)現(xiàn)毫米波雷達(dá)模擬器的關(guān)鍵技術(shù)，要求目標(biāo)分辨精度高、時(shí)延差值達(dá)ns級(jí)是其顯著特點(diǎn)。介紹一種基于可編程邏輯器件FPGA的多目

2009-06-20 標(biāo)簽：FPGA 801 0

基于CPLD/FPGA的出租車計(jì)費(fèi)器

摘要： 介紹了出租車計(jì)費(fèi)器系統(tǒng)的組成及工作原理，簡(jiǎn)述了在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過(guò)程。論述了車型調(diào)整模塊、計(jì)程模塊、計(jì)費(fèi)模塊

2009-06-20 標(biāo)簽：FPGACPLD 1366 0

基于狀態(tài)機(jī)和流水線技術(shù)的3DES加密算法及其FPGA設(shè)計(jì)

摘要： 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)

2009-06-20 標(biāo)簽：FPGA 1289 0

一種基于FPGA的誤碼性能測(cè)試方案

摘要：提出了一種基于FPGA的誤碼測(cè)試方案，并簡(jiǎn)要介紹了該方案的設(shè)計(jì)思想。 關(guān)鍵詞：誤碼儀 數(shù)字微波傳輸 ACEX1K系列FPGA

2009-06-20 標(biāo)簽：FPGA 1040 0