完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12577個(gè) 瀏覽:617653次 帖子:7893個(gè)
基于VHDL和FPGA的非對(duì)稱同步FIFO設(shè)計(jì)實(shí)現(xiàn)
本文采用VHDL描述語(yǔ)言,充分利用Xilinx公司Spartan II FPGA的系統(tǒng)資源,設(shè)計(jì)實(shí)現(xiàn)了一種非對(duì)稱同步FIFO,它不僅提供數(shù)據(jù)緩沖,而且能...
Cadence Incisive技術(shù)提升FPGA/ASIC設(shè)計(jì)效率
Cadence設(shè)計(jì)系統(tǒng)公司600多種新功能擴(kuò)展了指標(biāo)驅(qū)動(dòng)型驗(yàn)證(MDV)的范圍,幫助工程師實(shí)現(xiàn)更快、更全面的驗(yàn)證閉合與硅實(shí)現(xiàn)。
賽靈思2011年CES消費(fèi)電子展相關(guān)信息發(fā)布
賽靈思將推出深受行業(yè)歡迎的 Spartan?-6 FPGA 消費(fèi)視頻套件的新版產(chǎn)品,為消費(fèi)電子系統(tǒng)設(shè)計(jì)人員提供一套完整的開(kāi)發(fā)平臺(tái),讓他們輕松應(yīng)用FPGA...
Verilog HDL與VHDL及FPGA的比較分析. Verilog HDL優(yōu)點(diǎn):類似C語(yǔ)言,上手容易,靈活。大小寫敏感。在寫激勵(lì)和建模方面有優(yōu)勢(shì)。
2011-01-11 標(biāo)簽:FPGAVHDLVerilog HDL 1468 0
采用混合信號(hào)FPGA實(shí)現(xiàn)智能化熱管理
引言 傳統(tǒng)上,人們一直采用熱敏電阻、熱耦或分離式溫度測(cè)量芯片來(lái)測(cè)量系統(tǒng)溫度。而且,隨著系統(tǒng)速度越
越來(lái)越多的消費(fèi)應(yīng)用開(kāi)始在設(shè)計(jì)中集成流式視頻,結(jié)果引入了許多標(biāo)準(zhǔn)和專有的加密算法。但是加密方案以及實(shí)現(xiàn)方法不統(tǒng)一導(dǎo)致視頻接收設(shè)備在設(shè)計(jì)和支持方面存在巨大的挑戰(zhàn)
基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計(jì)
實(shí)時(shí)操作系統(tǒng)RTOS(Real Time Operating System)由于具有調(diào)度的實(shí)時(shí)性、響應(yīng)時(shí)間的可確定性、系統(tǒng)高度的可靠性等特點(diǎn),被越來(lái)
為了滿足同步時(shí)序設(shè)計(jì)的要求,一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘,以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)...
使用Virtex-5 FPGA實(shí)現(xiàn)LTE仿真器
功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering公司能夠針對(duì)所有蜂窩網(wǎng)絡(luò)提供可重配置無(wú)線測(cè)試設(shè)備。長(zhǎng)期演進(jìn)(LTE)是
2010-12-30 標(biāo)簽:fpga 874 0
利用FPGA實(shí)現(xiàn)用戶自定義測(cè)量控制系統(tǒng)
NI LabVIEW是一個(gè)開(kāi)放而靈活的開(kāi)發(fā)環(huán)境,能夠與多種工業(yè)硬件無(wú)縫連接,將基于配置的開(kāi)發(fā)方式和編程語(yǔ)言緊密結(jié)合起來(lái)。而結(jié)合可編程邏輯控制器(PL...
基于FPGA的嵌入式脈象采集儀硬件電路設(shè)計(jì)
脈診作為中醫(yī)最重要的一種診斷方式,具有模糊性、不確定性的特點(diǎn),是近年來(lái)中醫(yī)現(xiàn)代化研究中的熱點(diǎn)。隨著電子、計(jì)算機(jī)技術(shù)的快速進(jìn)步,將嵌入式技術(shù)、 FPG...
面向?qū)ΨQ多核體系結(jié)構(gòu)的FPGA仿真模型
本文提出了一種面向?qū)ΨQ體系結(jié)構(gòu)的FPGA仿真模型,該模型的核心設(shè)計(jì)思想是:分時(shí)復(fù)用仿真系統(tǒng)中的一個(gè)單元來(lái)仿真目標(biāo)系統(tǒng)中多個(gè)
2010-12-21 標(biāo)簽:FPGA 950 0
基于FPGA+DSP技術(shù)的Bayer格式實(shí)時(shí)圖像處理系統(tǒng)
高分辨率圖像實(shí)時(shí)處理在通信、醫(yī)學(xué)、軍事、航天航空、信息安全等領(lǐng)域有著廣泛的應(yīng)用和發(fā)展。在圖像實(shí)時(shí)處理的過(guò)程中,下層圖像預(yù)處理的數(shù)據(jù)量大,運(yùn)算簡(jiǎn)單,但是要
基于Spartan-3 FPGA的DSP功能實(shí)現(xiàn)方案
Spartan-3FPGA能以突破性的價(jià)位點(diǎn)實(shí)現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3 FPGA針
基于ARM與FPGA的LCD控制器系統(tǒng)設(shè)計(jì)
隨著顯示屏技術(shù)的不斷發(fā)展,真彩液晶顯示屏以其高分辨率、高對(duì)比度及高清晰度等優(yōu)勢(shì)逐漸在嵌
基于FPGA的誘發(fā)電位儀完整系統(tǒng)設(shè)計(jì)
摘要:設(shè)計(jì)了基于FPGA的誘發(fā)電位儀完整系統(tǒng)。首先給出了整個(gè)誘發(fā)電位儀的總體設(shè)計(jì),討論了FPGA作為主芯片的各模塊集成設(shè)計(jì),在此
工程師在設(shè)計(jì)過(guò)程中,經(jīng)常需要一定的創(chuàng)造力(你不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計(jì)的順利完成。過(guò)去8年時(shí)間里,我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許
2010-12-11 標(biāo)簽:FPGA 3374 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |