完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12600個(gè) 瀏覽:618683次 帖子:7908個(gè)
在不改變?cè)瓉?lái)時(shí)序的情況下簡(jiǎn)化部分代碼
由于FPGA具有布線資源豐富,可重復(fù)編程和集成度高,投資較低的特點(diǎn),在數(shù)字電路設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用。
如何最大程度地降低地彈噪聲對(duì)單板信號(hào)完整性影響
通過(guò)邏輯內(nèi)部定位發(fā)現(xiàn)丟包地點(diǎn)為下行SSRAM讀寫處,即下行業(yè)務(wù)包寫入SSRAM,再讀出后包內(nèi)容出錯(cuò)導(dǎo)致報(bào)文丟棄。FPGA外掛SSRAM結(jié)構(gòu)框圖見(jiàn)圖1,進(jìn)...
2022-07-07 標(biāo)簽:fpga信號(hào)完整性 843 0
采用LabVIEW FPGA改善視網(wǎng)膜疾病的治療
"采用LabVIEW FPGA進(jìn)行編程使得我們能夠調(diào)整每一個(gè)脈沖的定時(shí)和功率,滿足我們對(duì)于高速度和高精度的雙重要求。"—— Michael Wiltbe...
當(dāng)以太網(wǎng)接口的速率提升到100G以上后,用傳統(tǒng)FPGA來(lái)實(shí)現(xiàn)對(duì)應(yīng)的數(shù)據(jù)處理時(shí),一定會(huì)遇到總線效率的問(wèn)題。本文就分享團(tuán)隊(duì)對(duì)大位寬高速數(shù)據(jù)處理時(shí)采用的分段總...
英特爾 Agilex 7 FPGA 產(chǎn)品現(xiàn)已量產(chǎn)
從邊緣到網(wǎng)絡(luò)再到云端,隨著創(chuàng)新不斷催生出新的連接技術(shù)與處理模型,對(duì)于靈活的硬件解決方案的需求也在不斷增長(zhǎng)。
FPGA執(zhí)行計(jì)算密集型任務(wù)性能表現(xiàn)及優(yōu)勢(shì)
計(jì)算性能相對(duì)GPU:FPGA進(jìn)行整數(shù)乘法、浮點(diǎn)乘法運(yùn)算,性能相對(duì)GPU存在數(shù)量級(jí)差距,可通過(guò)配置乘法器、浮點(diǎn)運(yùn)算部件接近GPU計(jì)算性能。
怎么去設(shè)計(jì)一種基于FPGA的擴(kuò)頻模塊呢?
擴(kuò)頻系統(tǒng)最早可以追溯到20世紀(jì)20年代左右,擴(kuò)頻通信就有了初步的應(yīng)用。但是一直到20世紀(jì)年代中期,擴(kuò)頻系統(tǒng)才真正應(yīng)用和發(fā)展起來(lái)。
2023-07-31 標(biāo)簽:fpgaFPGA設(shè)計(jì)接收機(jī) 840 0
FPGA遠(yuǎn)程燒寫bit文件和調(diào)試ILA指南
在 FPGA 開(kāi)發(fā)過(guò)程中,燒寫bit文件和使用ILA進(jìn)行調(diào)試是再常見(jiàn)不過(guò)的操作。但如果 FPGA 板卡被放在機(jī)房,或者通過(guò)PCIe插在服務(wù)器上,那么每次...
2025-06-05 標(biāo)簽:FPGA服務(wù)器遠(yuǎn)程調(diào)試 839 0
在之前也出了幾篇源碼系列,基本上都是一些小設(shè)計(jì),源碼系列主要就會(huì)想通過(guò)實(shí)操訓(xùn)練讓各位學(xué)習(xí)者,尤其是初學(xué)者去更好的理解學(xué)習(xí)FPGA,或者給要的學(xué)生提供一些...
FPGA版通用圖形處理架構(gòu)創(chuàng)新解決方案
ThunderGP是基于HLS的開(kāi)源通用圖形處理框架,支持Vitis和SDAccel開(kāi)發(fā)環(huán)境,適用于U50、U200、U250和VCU1525等Xili...
采用現(xiàn)場(chǎng)可編程邏輯陣列技術(shù)實(shí)現(xiàn)防視頻信息泄漏系統(tǒng)的設(shè)計(jì)
系統(tǒng)簡(jiǎn)化結(jié)構(gòu)如圖1所示,采用AD公司高性能視頻專用模數(shù)轉(zhuǎn)換器件(ADC) AD9883,采集三路R,G,B模擬視頻信號(hào),以高性能、高集成度、低功耗系列F...
2020-07-28 標(biāo)簽:fpga顯示器模數(shù)轉(zhuǎn)換器 837 0
如何使用LTpowerCAD電阻分壓器工具提高電源輸出調(diào)節(jié)精度
幾乎可以在任何電路中找到電源。從無(wú)線電收發(fā)器到微處理器、FPGA 和放大器,電源模塊存在于某個(gè)地方是保證的,這使得電源模塊成為任何模擬或數(shù)字電路的重要組成部分。
Agilex 7 FPGA和SoC的基準(zhǔn)測(cè)試
與同類FPGA相比,Agilex 7 FPGA可為OpenCores公開(kāi)發(fā)布的設(shè)計(jì)提供超過(guò)一個(gè)速度等級(jí)的內(nèi)核性能提升。
FPGA實(shí)現(xiàn)雙調(diào)排序方法詳解
根據(jù)數(shù)據(jù)流的關(guān)系,我們可以采用單路徑延遲反饋(Single-pathDelay Feedback, SDF)運(yùn)算單元流水結(jié)構(gòu),SDF單元如下圖所示。
2024-03-28 標(biāo)簽:FPGA 834 0
如何高效、可擴(kuò)放地對(duì)FPGA+CPU的異構(gòu)系統(tǒng)進(jìn)行編程?
FPGA 復(fù)用主機(jī)網(wǎng)絡(luò)的初心是加速網(wǎng)絡(luò)和存儲(chǔ),更深遠(yuǎn)的影響則是把 FPGA 之間的網(wǎng)絡(luò)連接擴(kuò)展到了整個(gè)數(shù)據(jù)中心的規(guī)模,做成真正 cloud-scale ...
靜態(tài)時(shí)序分析是一種重要的邏輯驗(yàn)證方法,設(shè)計(jì)者根據(jù)靜態(tài)時(shí)序分 析的結(jié)果來(lái)修改和優(yōu)化邏輯,直到設(shè)計(jì)滿足要求。
FPGA圖像處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口
像素行與像素窗口 一幅圖像是由一個(gè)個(gè)像素點(diǎn)構(gòu)成的,對(duì)于一幅480*272大小的圖片來(lái)說(shuō),其寬度是480,高度是272。在使用FPGA進(jìn)行圖像處理時(shí),最關(guān)...
FPGA延時(shí)Verilog HDL實(shí)現(xiàn)
可以在任意時(shí)刻啟動(dòng),可以重復(fù)啟動(dòng),延時(shí)時(shí)長(zhǎng)可調(diào),單位可切換(ms/us),在50MHz時(shí)鐘下的延時(shí)范圍是1ms-85899ms/1us-85899us。
安全關(guān)鍵系統(tǒng)不能失敗,因?yàn)槿绻。蠊赡苁侵旅?。許多悲慘的事故說(shuō)明了這一點(diǎn),例如 2008 年在加利福尼亞州查茨沃斯發(fā)生的災(zāi)難性火車相撞事故,當(dāng)時(shí)...
2022-07-28 標(biāo)簽:fpga自動(dòng)駕駛 829 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |