完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12600個 瀏覽:618662次 帖子:7908個
最近自己做了一塊FPGA板子,不慎將PROM的兩根引腳連錯,導致在配置時無法正確識別PROM的型號,顛三倒四地排除了一個星期問題最終幸運解決。之后感嘆自...
賽靈思公司提供的Verilog(FPGA/CPLD)設(shè)計小技巧
這是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查 。
有很多年輕人,被割裂了歷史,被荒廢了未來,迷茫, 迷茫到幾乎絕望,不過,他們還年輕,青春尚存,還有創(chuàng)造力,還有奮斗的資本,其中不乏不甘心被拋棄,被覆蓋之人。
片上網(wǎng)絡(luò)Network-on-chip (NoC) 是一種應用于大規(guī)模集成電路(VLSI)系統(tǒng)中的,一種新的片上系統(tǒng)(System-on-chip)的設(shè)計方法。
2017-02-11 標簽:FPGA存儲器片上網(wǎng)絡(luò) 1839 0
Atlys開發(fā)板FPGA Design Flow LAB3的KPSM3程序
最近在使用Atlys開發(fā)板,簡單地過了一下板子光盤上的程序。因為例子用到了PicoBlaze,而在這之前并沒有接觸過PicoBlaze的東西,所以一開始...
您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常,但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯?要不然就是有可能在您使用更高版本的工具鏈進行編譯時,它開始出錯。您檢查自己的測試平臺...
FPGA設(shè)計中的約束文件有3類:用戶設(shè)計文件(.UCF文件)、網(wǎng)表約束文件(.NCF文件)以及物理約束文件(.PCF文件),可以完成時序約束、管腳約束以...
如果高速PCB 設(shè)計能夠像連接原理圖節(jié)點那樣簡單,以及像在計算機顯示器上所看到的那樣優(yōu)美的話,那將是一件多么美好的事情。然而,除非設(shè)計師初入PCB 設(shè)計...
前兩天和師兄討論了一下design rule其中提到了同步異步復位的比較這個常見問題,據(jù)說也是IC公司經(jīng)常問到的一面試題。
Xilinx FPGA 嵌入式系統(tǒng)程序引導和啟動的流程
這篇blog想弄清楚FPGA上電配置后程序引導和啟動的整個流程是怎么樣的,不是談論如何編寫bootloader。
詳細圖解在NetFPGA上創(chuàng)建一個OpenFlow Switch的網(wǎng)絡(luò)
Author: KiKiCompany:Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示,我們會創(chuàng)建一個基...
Virtex6 GTX設(shè)計總結(jié):預加重、均衡、輸出振幅的值
在Xilinx的Virtex6 FPGA中,GTX作為一種低功耗的吉比特收發(fā)器,配置靈活,功能強大,并與FPGA內(nèi)部的其他邏輯資源緊密聯(lián)系,可用于實現(xiàn)多...
在進行第一個工程實例前,順便提一下設(shè)計工具相關(guān)資源的獲取。從特權(quán)同學接觸的幾家FPGA開發(fā)工具來看,Xilinx在這方面做得應該算是最人性化的了,其設(shè)計...
Nexys3學習手記2:建立自己的開發(fā)環(huán)境
接過Nexys3時,本以為能夠提供一張資料光盤,結(jié)果大失所望,除了靜電袋里一塊精致的電路板,就只有一條用于供電和下載的USB連接線和兩張活頁。
MAC發(fā)送模塊可將上層協(xié)議提供的數(shù)據(jù)封裝之后通過MII接口發(fā)送給PHY。
FPGA verilog實現(xiàn)的1602時鐘計數(shù)器
網(wǎng)上很少用人公開這一類代碼,一搜FPGA 1602,都是寫一個靜態(tài)的顯示,在實際應用中,是沒有用的,因此這個簡單的例子,給大家拋磚引玉了!
2017-02-11 標簽:FPGA1602時鐘計數(shù)器 2013 0
在排布FPGA管腳生成ucf文件的過程中,當FPGA管腳較多的時候,手工排布管腳不僅效率低,而且很容易出錯。借助PlanAhead和Adept等工具,可...
設(shè)計過FPGA的原理圖,看FPGA的手冊,說管腳的分配問題,如時鐘管腳要用GC類管腳,而且單端時鐘輸入時要用P類型的管腳,不能用N類型管腳等等。
2017-02-11 標簽:FPGA 1.2萬 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |