完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12603個(gè) 瀏覽:618800次 帖子:7909個(gè)
FPGA設(shè)計(jì)五大優(yōu)勢(shì) 凸顯工業(yè)應(yīng)用靈活性
本文介紹使用Altera?工業(yè)級(jí)FPGA作為協(xié)處理器或者芯片系統(tǒng)(SoC)解決方案,提高工業(yè)應(yīng)用的靈活性。作為多種工業(yè)產(chǎn)品一個(gè)高度集成的平臺(tái),Alter...
2015-10-28 標(biāo)簽:FPGA嵌入式技術(shù)智能工業(yè) 9182 0
QDR SRAM接口FPGA詳細(xì)Verilog代碼分享
QDR SRAM介紹 QDR 具有獨(dú)立的讀、寫數(shù)據(jù)通路,均使用DDR,在每個(gè)時(shí)鐘周期內(nèi)會(huì)傳輸四個(gè)總線寬度的數(shù)據(jù) (兩個(gè)讀和兩個(gè)寫),這就是QDR四倍數(shù)據(jù)...
FPGA如何與DDR3存儲(chǔ)器進(jìn)行正確的數(shù)據(jù)對(duì)接?
大家好,我叫Paul Evans,是Stratix III產(chǎn)品營(yíng)銷經(jīng)理。到目前為止,我已經(jīng)從事了6年的雙倍數(shù)據(jù)速率存儲(chǔ)器工作,今天和大家一起討論一下DD...
PCIe物理層接口定義了物理層中的,媒介層和物理編碼子層之間的統(tǒng)一接口
隨著高速串行技術(shù)的發(fā)展,各種串行通信技術(shù)的物理層逐漸走向了統(tǒng)一,用戶甚至可以基于FPGA中的SerDes/PCS完成多種高速串行通信接口的設(shè)計(jì)。這些通信...
對(duì)FPGA設(shè)計(jì)中常用的復(fù)位設(shè)計(jì)方法進(jìn)行了分類、分析和比較。針對(duì)FPGA在復(fù)位過程中存在不可靠復(fù)位的現(xiàn)象,提出了提高復(fù)位設(shè)計(jì)可靠性的4種方法,包括清除復(fù)...
2014-08-28 標(biāo)簽:FPGA復(fù)位設(shè)計(jì) 9162 0
數(shù)據(jù)中心加速器就看GRVI Phalanx FPGA加速器
數(shù)據(jù)中心采用FPGA做加速器已經(jīng)成為主流,像MS的Catapult,Amazon基于Xilinx FPGA的AWS F1,Intel的Altera,Ba...
跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問題,而如何處理好跨時(shí)鐘域間的數(shù)據(jù),可以說是每個(gè)FPGA初學(xué)者的必修課。如果是還在校生,跨時(shí)鐘域處理也是面試中經(jīng)常...
FPGA學(xué)習(xí)-如何實(shí)現(xiàn)PS和PL間的數(shù)據(jù)交互
交互數(shù)據(jù)將會(huì)經(jīng)過Zynq子系統(tǒng)的內(nèi)部總線(用空再考證一下是什么名稱)控制器“Central Interconnect”轉(zhuǎn)發(fā)給Memory Interfaces。
基于FPGA靜態(tài)和動(dòng)態(tài)功耗解決方案介紹
功耗由靜態(tài)功耗和動(dòng)態(tài)功耗組成。靜態(tài)功耗是FPGA在被編程目標(biāo)文件(.pof)編程時(shí)、但時(shí)鐘不工作的狀態(tài)下所需的功耗。數(shù)字和模擬邏輯都消耗靜態(tài)功耗。在模擬...
FPGA如何實(shí)現(xiàn)30倍的高性能計(jì)算
FPGA(Field Programmable Gate Array)現(xiàn)場(chǎng)可編程門陣列,作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)已有30年的歷史了,...
經(jīng)過這幾年的市場(chǎng)磨礪,Zynq-7000 FPGA SoC器件平臺(tái)在開發(fā)者中的認(rèn)知度和接受度越來越高,這種“ARM處理器+可編程邏輯”的創(chuàng)新架構(gòu),可以幫...
用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法
本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上,提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法,并給出了關(guān)鍵部件的RTL可綜合代碼,并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述...
在FPGA中實(shí)現(xiàn)嵌入式TCP/IP通信協(xié)議棧
研究了嵌入式TCP/IP通信協(xié)議棧在Xilinx FPGA上的實(shí)現(xiàn),介紹了其軟硬件的系統(tǒng)組成和原理,提出一種實(shí)時(shí)操作系統(tǒng)上TCP/IP協(xié)議棧的高效工作模...
上一期的學(xué)習(xí)中,我們系統(tǒng)性地介紹了PYNQ與ZYNQ地區(qū)別與聯(lián)系。PYNQ = Python + ZYNQ,即將ZYNQ部分功能的Python化,直接調(diào)...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章RS422實(shí)驗(yàn)
本章利用AN3485模塊實(shí)現(xiàn)RS422接口數(shù)據(jù)傳輸。關(guān)于模塊,在前面的RS232實(shí)驗(yàn)中已經(jīng)介紹過,本實(shí)驗(yàn)不再贅述。RS422與RS232在與FPGA的連...
由于LCD 液晶顯示器體積小、重量輕、功耗低,應(yīng)用非常廣泛,如作為飛機(jī)、坦克和船上的顯示面板,可縮小原CRT顯示器的所占空間,減輕設(shè)備重量,增強(qiáng)機(jī)動(dòng)性。
PYNQ 基于Zynq架構(gòu)添加了對(duì)python的支持
PYNQ全稱為Python Productivity for Zynq,即在原有Zynq架構(gòu)的基礎(chǔ)上,添加了對(duì)python的支持。Zynq是賽靈思公司推...
基于FPGA的SATA控制器的實(shí)現(xiàn)分析
隨著硬盤技術(shù)的發(fā)展,硬盤容量變得越來越大,接口傳輸速率越來越快。但是,隨著傳輸速率的提升,并行傳輸技術(shù)使得總線間的相互干擾越來越難以抑制,大幅上升的傳輸...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |