完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12600個(gè) 瀏覽:618713次 帖子:7908個(gè)
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十五章PS端以太網(wǎng)使用之lwip
開發(fā)板有兩路千兆以太網(wǎng),通過(guò)RGMII接口連接,本實(shí)驗(yàn)演示如何使用Vitis自帶的LWIP模板進(jìn)行PS端千兆以太網(wǎng)TCP通信。 LWIP雖然是輕量級(jí)協(xié)...
基于LUT的FPGA具有很高的集成度,其器件密度從數(shù)萬(wàn)門到數(shù)千萬(wàn)門不等,可以完成極其復(fù)雜的時(shí)序與邏輯組合的邏輯電路功能,因此其適用于高速、高密度的高端數(shù)...
仿真軟件ModelSim及其應(yīng)用,ModelSim的仿真流程
ModelSim不僅可以用于數(shù)字電路系統(tǒng)設(shè)計(jì)的功能仿真,還可以應(yīng)用于數(shù)字電路系統(tǒng)設(shè)計(jì)的時(shí)序仿真。 ModelSim的使用中,最基本的步驟包括創(chuàng)建工程、編...
2018-12-29 標(biāo)簽:FPGA仿真器PCB設(shè)計(jì) 1.0萬(wàn) 0
關(guān)于CPU和FPGA的概念以及兩者之間的聯(lián)系詳解
看到Intel最近發(fā)布了QPI直連FPGA的架構(gòu),冬瓜哥回想起幾個(gè)月前寫的一篇文章,現(xiàn)在重新分享給大家。從中你可以了解為何需要FPGA,F(xiàn)PGA是怎么...
使用CPLD和Flash實(shí)現(xiàn)FPGA的配置
本文介紹了通過(guò)處理機(jī)用CPLD和Flash實(shí)現(xiàn)FPGA配置文件下載更新的方法。與傳統(tǒng)的JTAG或PROM串行下載配置方法相比,此方法具有更新配置文件靈活...
可編程邏輯包括 PAL、GAL、PLD 等。通過(guò)不斷發(fā)展,它已經(jīng)發(fā)展成為現(xiàn)在的CPLD/FPGA。CPLD(復(fù)雜可編程邏輯器件)和FPGA(現(xiàn)場(chǎng)可編程門...
解決FPGA一個(gè)解復(fù)用和時(shí)鐘域轉(zhuǎn)換問(wèn)題
SERDES恢復(fù)出的數(shù)據(jù)進(jìn)入FPGA有一個(gè)解復(fù)用和時(shí)鐘域轉(zhuǎn)換的問(wèn)題,Stratix GX包含了專用電路可以完成8/10bit數(shù)據(jù)到8/10/20bit數(shù)...
剛學(xué)ZYNQ的時(shí)候,看到里面反復(fù)提到PS和PL,還以為PS是PhotoShop的意思,PL是哪種型號(hào)的簡(jiǎn)稱。 稍微了解之后才知道,ZYNQ是ARM和FP...
隨著云計(jì)算,大數(shù)據(jù)和人工智能技術(shù)應(yīng)用,單靠CPU已經(jīng)無(wú)法滿足各行各業(yè)的算力需求。海量數(shù)據(jù)分析、機(jī)器學(xué)習(xí)和邊緣計(jì)算等場(chǎng)景需要計(jì)算架構(gòu)多樣化,需要不同的處理...
2020-01-16 標(biāo)簽:fpga機(jī)器學(xué)習(xí)邊緣計(jì)算 1.0萬(wàn) 0
Arduino再次向世界證明:沒(méi)有Arduino干不了的事!
Vidor中使用的Intel Cyclone 10CL016 FPGA具有16,000個(gè)邏輯單元,504 KB的嵌入式RAM,以及用于DSP操作的硬件乘...
本文在分析Rife,MRife和傅里葉系數(shù)插值迭代3種算法的基礎(chǔ)上,將串行迭代變?yōu)椴⑿械?,由此得出了一種快速頻率估計(jì)算法,并分析了新算法與前3種算法的...
關(guān)于FPGA芯片結(jié)構(gòu),工作原理以及開發(fā)流程知識(shí)詳解
FPGA是英文FieldProgrammableGateArray的縮寫,即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)...
2018-08-03 標(biāo)簽:FPGA 1.0萬(wàn) 0
Spartan-6 FPGA的時(shí)鐘資源及結(jié)構(gòu)介紹
時(shí)鐘設(shè)施提供了一系列的低電容、低抖動(dòng)的互聯(lián)線,這些互聯(lián)線非常適合于傳輸高頻信號(hào)、最大量減小時(shí)鐘抖動(dòng)。這些連線資源可以和DCM、PLL等實(shí)現(xiàn)連接。 每一種...
Xilinx FPGA Multiboot設(shè)計(jì)與實(shí)現(xiàn)(Spartan-6和Kintex-7示例)
FPGA的硬件可編程性給設(shè)計(jì)帶來(lái)了很高的靈活性,基于FPGA的產(chǎn)品也會(huì)有更新或升級(jí)的需求,而且大多數(shù)情況下由于現(xiàn)場(chǎng)環(huán)境、人力物力成本的限制,無(wú)法通過(guò)下載...
使用ECP5 FPGA解決網(wǎng)絡(luò)邊緣 智能、視覺(jué)和互連應(yīng)用設(shè)計(jì)挑戰(zhàn)
隨著傳感器、低成本攝像頭和顯示屏在當(dāng)今嵌入式設(shè)計(jì)中的使用量飛速增長(zhǎng),市場(chǎng)上出現(xiàn)了許多激動(dòng)人心的全新智能和視覺(jué)應(yīng)用。與此同時(shí),嵌入式視覺(jué)應(yīng)用的爆炸式發(fā)展也...
Xilinx FPGA的復(fù)位:全局復(fù)位并不是好的處理方式
通常情況下,復(fù)位信號(hào)的異步釋放,沒(méi)有辦法保證所有的觸發(fā)器都能在同一時(shí)間內(nèi)釋放。觸發(fā)器在A時(shí)刻接收到復(fù)位信號(hào)釋放是最穩(wěn)定的,在下一個(gè)時(shí)鐘沿來(lái)臨被激活,但是...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |