完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12600個(gè) 瀏覽:618665次 帖子:7908個(gè)
基于Quartus II的綜合仿真實(shí)現(xiàn)FFT IP核的FFT算法
數(shù)字信號處理領(lǐng)域中FFT算法有著廣泛的應(yīng)用。目前現(xiàn)有的文獻(xiàn)大多致力于研究利用FFT算法做有關(guān)信號處理、參數(shù)估計(jì)、F+FT蝶形運(yùn)算單元與地址單元設(shè)計(jì)、不同...
使用Multisim對Digilent FPGA開發(fā)板進(jìn)行編程的步驟解析
FPGA正在逐漸成為EECS專業(yè)的同學(xué)們在校期間學(xué)習(xí)掌握的一項(xiàng)必備技能。無論是在課程實(shí)驗(yàn)、競賽作品、科研項(xiàng)目還是未來求職過程中,擁有FPGA技能包對每一...
什么是LVDS,LVDS的全稱是Low-Voltage Differential Signaling ,即低電壓差分信號。LVDS可以實(shí)現(xiàn)點(diǎn)對點(diǎn)或一點(diǎn)對...
LUT如何如何構(gòu)成邏輯函數(shù);2個(gè)LUT通過互連可以構(gòu)成7bit輸入,單bit輸出的邏輯。實(shí)現(xiàn)方式為兩個(gè)LUT的輸入信號A1,A2,A3,A4,A5,A6...
在開發(fā)FPGA綁定管腳時(shí),經(jīng)常會看到HP Bank、HR Bank和HD Bank,它們分別是什么意思?分別可以適用于哪些應(yīng)用個(gè)???
在使用Vivado 的SDK進(jìn)行在線調(diào)試時(shí),需要將FPGA的bit文件燒寫到FPGA中,但是在使用SDK燒寫程序之前必須將已經(jīng)固化在FPGA的程序給擦除...
fpga數(shù)字鐘介紹_fpga數(shù)字鐘設(shè)計(jì)
數(shù)字鐘實(shí)際上是一個(gè)對標(biāo)準(zhǔn)頻率(1HZ)進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間(如北京時(shí)間)一致,故需要在電路上加一個(gè)校時(shí)電路,同時(shí)標(biāo)準(zhǔn)的...
FPGA在人工智能時(shí)代的獨(dú)特優(yōu)勢的全面分析
基于這些特點(diǎn),我們在FPGA這項(xiàng)技術(shù)上押下重注,并且將其廣泛的部署到了微軟的云數(shù)據(jù)中心里。與此同時(shí),我們也開始將很多重要的應(yīng)用和功能,從基于軟件的實(shí)現(xiàn)方...
基于Arria 10 SoC FPGA的高性能低成本解決方案
本文介紹了Arria 10 SoC FPGA主要特性,框圖以及Arria 10 SoC開發(fā)板主要特性,電源分布網(wǎng)絡(luò)圖和電路圖。
工程師更廣泛地理解基于FPGA的仿真,因?yàn)楣こ處熈?xí)慣于使用FPGA進(jìn)行設(shè)計(jì)。對基于處理器的仿真器的理解不太了解,而且有大量錯(cuò)誤信息的例子比比皆是。本文將...
FPGA怎么搭復(fù)位電路 fpga復(fù)位電路設(shè)計(jì)方案
FPGA的可靠復(fù)位是保證系統(tǒng)能夠正常工作的必要條件,本文對FPGA設(shè)計(jì)中常用的復(fù)位設(shè)計(jì)方法進(jìn)行了分類、分析和比較,并針對各種復(fù)位方式的特點(diǎn),提出了如何提...
抖動(dòng)的產(chǎn)生,通常的按鍵所用開關(guān)為機(jī)械彈性開關(guān),當(dāng)機(jī)械觸點(diǎn)斷開、閉合時(shí),由于機(jī)械觸點(diǎn)的彈性作用,一個(gè)按鍵開關(guān)在閉合時(shí)不會馬上穩(wěn)定地接通,在斷開時(shí)也不會一下...
2017-11-18 標(biāo)簽:fpga 1.1萬 0
阻抗不連續(xù),會引起電磁波反射,而反射又會引起信號的失真。所以在進(jìn)行高速數(shù)字電路設(shè)計(jì)時(shí),經(jīng)常也會涉及到匹配。但是,這個(gè)匹配和射頻上的匹配,在操作上有所不同。
FPGA系統(tǒng)中三種方式減少亞穩(wěn)態(tài)的產(chǎn)生
在FPGA系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的Tsu和Th不滿足,或者復(fù)位過程中復(fù)位信號的釋放相對于有效時(shí)鐘沿的恢復(fù)時(shí)間(recovery time)不...
2018-06-27 標(biāo)簽:fpga亞穩(wěn)態(tài) 1.1萬 0
MiniZed開發(fā)板——打開智能時(shí)代大門的金鑰匙
不知不覺中,物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能等技術(shù),已經(jīng)簇?fù)碇覀儊淼搅酥悄軙r(shí)代的門前。在智能時(shí)代,根據(jù)用戶的需要設(shè)計(jì)更為個(gè)性化的產(chǎn)品成為一個(gè)趨勢,但由此也給電...
2017-09-01 標(biāo)簽:fpgaminized開發(fā)板碎片化 1.1萬 0
每個(gè)MCU都有其存在的價(jià)值,每個(gè)使用者的選擇都有其道理,AVR開始時(shí)是以單時(shí)鐘周期指令為賣點(diǎn),相對于當(dāng)時(shí) 12個(gè)時(shí)鐘的經(jīng)典51確實(shí)有優(yōu)勢,而且基于CMO...
同一款芯片可以有多個(gè)速度等級,不同的速度等級代表著不同的性能,不同的性能又導(dǎo)致芯片價(jià)格的巨大差異。芯片的速度等級不是設(shè)計(jì)出來的,而是在芯片生產(chǎn)出來之后,...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |