完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27307次 帖子:90個
芯片設(shè)計過程是一項復(fù)雜的多步驟工作,涉及從初始系統(tǒng)規(guī)格到制造的各個階段。
2023-06-05 標(biāo)簽:處理器FPGA設(shè)計RISC 2042 0
FIFO?還是FIFO IP核?這也需要寫總結(jié)嗎?太容易了吧。如果我是一個正在處于面試找工作中的年輕人,肯定關(guān)注的是如何手撕FIFO,這也是當(dāng)時校招時候...
2023-06-21 標(biāo)簽:FPGA設(shè)計寄存器RAM 2002 0
如何使用fpga實現(xiàn)數(shù)字基帶中環(huán)路延時估計
基于FPGA芯片Stratix II EP2S60F672C4設(shè)計實現(xiàn)了數(shù)字基帶預(yù)失真系統(tǒng)中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法,易于...
2018-12-19 標(biāo)簽:fpgaFPGA設(shè)計 2001 0
利用FPGA的可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗
AMD-Xilinx在20nm & 16nm節(jié)點Ultrascale系列器件使用FinFET工藝,F(xiàn)inFET與Planar相比在相同速度條件下...
2022-12-29 標(biāo)簽:FPGA設(shè)計asic晶體管 1998 0
介紹一種ISE聯(lián)合仿真轉(zhuǎn)換為Moldelsim單獨仿真的方法
找到仿真頂層的tb文件,cut_through_top_tb。
2023-01-29 標(biāo)簽:FPGA設(shè)計asicModelSim 1996 0
模塊化設(shè)計是FPGA設(shè)計中一個很重要的技巧,它能夠使一個大型設(shè)計的分工協(xié)作、仿真測試更加容易,代碼維護或升級也更加便利。
2023-10-07 標(biāo)簽:FPGA設(shè)計CLK 1988 0
FPGA是一種可編程芯片,因此FPGA的設(shè)計方法包括硬件設(shè)計和軟件設(shè)計兩部分。硬件包括FPGA芯片電路、存儲器、輸入輸出接口電路等器件。軟件是對應(yīng)的VH...
2023-07-03 標(biāo)簽:fpgaFPGA設(shè)計可編程芯片 1976 0
按鍵作為一種機械開關(guān),在進行按鍵操作時,機械接觸點的彈性及電壓突變等原因,在機械開關(guān)合閉的時候會出現(xiàn)電壓抖動,因此在實際的應(yīng)用當(dāng)中需要做一定的處理。
2023-04-27 標(biāo)簽:FPGA設(shè)計觸發(fā)器FPGA芯片 1976 0
本系統(tǒng)中,Basys3的MicroBlaze模塊調(diào)用基于AXI協(xié)議的UART IP核,通過AXI總線實現(xiàn)MicroBlaze-UART之間的通信,完成串口打印。
2023-08-02 標(biāo)簽:FPGA設(shè)計連接器RTL 1970 0
在設(shè)計雙邊沿采樣電路(Dual-edge triggered flip-flop)之前,先從單邊沿采樣電路設(shè)計(Edge capture registe...
2023-06-05 標(biāo)簽:FPGA設(shè)計寄存器采樣電路 1969 0
Xilinx的新一代設(shè)計套件Vivado相比上一代產(chǎn)品ISE,在運行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進。但是對初學(xué)者來說,新的約束語言X...
2022-09-19 標(biāo)簽:fpgaFPGA設(shè)計EDA工具 1965 0
OFDM收發(fā)機的設(shè)計框架、調(diào)制與解調(diào)
本篇我們聚焦OFDM的基本原理,討論OFDM收發(fā)機的設(shè)計框架、調(diào)制與解調(diào)(IFFT/FFT)、正交性、保護間隔、循環(huán)前綴,并分析其優(yōu)缺點。
2023-07-07 標(biāo)簽:FPGA設(shè)計通信系統(tǒng)SoC芯片 1918 0
AXI4:高性能內(nèi)存映射需求(如讀寫DDR、使用BRAM控制器讀寫B(tài)RAM等),為了區(qū)別,有時候也叫這個為 AXI4-Full;
2023-06-25 標(biāo)簽:FPGA設(shè)計接收機BRAM 1908 0
Situation: 在對FPGA 設(shè)計進行最初步的系統(tǒng)規(guī)劃的時候,需要進行模塊劃分,模塊接口定義等工作。
2022-09-23 標(biāo)簽:FPGA設(shè)計接口HDL 1903 0
FPGA內(nèi)部表示正負(fù)數(shù),小數(shù)的規(guī)則。兩者相比之下,定點數(shù)實現(xiàn)簡單,表達更為直觀,所以在很多時候FPGA通常使用定點數(shù)表示小數(shù)。
2023-06-19 標(biāo)簽:fpgaFPGA設(shè)計計算機 1895 0
如何使用FPGA來設(shè)計智能網(wǎng)卡(SmartNIC)?
智能服務(wù)器適配器或智能網(wǎng)卡(SmartNIC)通過從服務(wù)器的CPU上卸載網(wǎng)絡(luò)處理工作負(fù)載和任務(wù),提高云端和私有數(shù)據(jù)中心中的服務(wù)器性能。
2023-07-27 標(biāo)簽:處理器fpgaFPGA設(shè)計 1880 0
IP(Intelligent Property) 核是具有知識產(chǎn)權(quán)核的集成電路芯核總稱,是經(jīng)過反復(fù)驗證過的、具有特定功能的宏模塊,與芯片制造工藝無關(guān),可...
2024-03-07 標(biāo)簽:FPGA設(shè)計寄存器EDA工具 1863 0
FPGA項目開發(fā)的過程中,需要完成設(shè)計代碼開發(fā)、驗證環(huán)境搭建、仿真分析、板級驗證等操作,在這個過程中,許多操作雖然必不可少但是步驟是重復(fù)的。
2023-09-27 標(biāo)簽:fpgaFPGA設(shè)計仿真 1855 0
加、減 使用補碼時,加減法可以統(tǒng)一,因而對加減不加區(qū)分,對有無符號也不加以區(qū)分。
2023-06-06 標(biāo)簽:FPGA設(shè)計Verilog 1852 0
一般來說,面積是一個設(shè)計所消耗的目標(biāo)器件的硬件資源數(shù)量或者ASIC芯片的面積。
2023-06-05 標(biāo)簽:FPGA設(shè)計加法器RTL 1841 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |