完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27301次 帖子:90個
首先需要把FIR最基本的結(jié)構(gòu)實現(xiàn),也就是每個FIR抽頭的數(shù)據(jù)與其抽頭系數(shù)相乘這個操作。由頂層文件對這個基本模塊進(jìn)行多次調(diào)用。
2023-06-19 標(biāo)簽:轉(zhuǎn)換器FPGA設(shè)計FIR 4195 0
今天我們將詳細(xì)說明可根據(jù)系統(tǒng)所要求的復(fù)雜程度來實現(xiàn)的電源排序解決方案。
2019-06-25 標(biāo)簽:電源FPGA設(shè)計 4074 0
FPGA設(shè)計衍生時鐘約束和時鐘分組約束設(shè)置
FPGA設(shè)計中,時序約束對于電路性能和可靠性非常重要。
2023-06-26 標(biāo)簽:FPGA設(shè)計時序約束Vivado 4060 0
使用Altera Interface Planner高效設(shè)計FPGA引腳布局
Altera Interface Planner 用于探索設(shè)備的外設(shè)架構(gòu),并高效地分配接口。通過實時進(jìn)行擬合和合法性檢查,防止非法引腳分配。
2024-03-22 標(biāo)簽:pcbFPGA設(shè)計Altera 4060 0
always 語句是重復(fù)執(zhí)行的。always 語句塊從 0 時刻開始執(zhí)行其中的行為語句;當(dāng)執(zhí)行完最后一條語句后,便再次執(zhí)行語句塊中的第一條語句,如此循環(huán)反復(fù)。
2023-05-22 標(biāo)簽:FPGA設(shè)計led燈譯碼器 3987 0
單端邏輯電平的匹配是我們平時在硬件設(shè)計中最經(jīng)常碰到的,我們在《TTL&CMOS電平》章節(jié)中已經(jīng)對TTL和COMS電平的匹配設(shè)計做了一些分析,一般...
2023-06-25 標(biāo)簽:二極管FPGA設(shè)計MOS管 3944 0
Xilinx FPGA AXI4總線(二)用實例介紹5個讀寫通道
AXI4協(xié)議是一個點對點的主從接口協(xié)議,數(shù)據(jù)可以同時在主機(jī)(Master)和從機(jī)(Slave)之間**雙向** **傳輸** ,且數(shù)據(jù)傳輸大小可以不同。
2023-06-21 標(biāo)簽:FPGA設(shè)計FIFO存儲BRAM 3926 0
Vivado設(shè)計主界面,它的左邊是設(shè)計流程導(dǎo)航窗口,是按照FPGA的設(shè)計流程設(shè)置的,只要按照導(dǎo)航窗口一項一項往下進(jìn)行,就會完成從設(shè)計輸入到最后下載到開發(fā)...
2023-09-17 標(biāo)簽:FPGA設(shè)計寄存器TCL 3925 0
時序邏輯電路的特點是輸出信號不僅與電路的輸入有關(guān),還與電路原來的狀態(tài)有關(guān)。
2023-09-17 標(biāo)簽:FPGA設(shè)計反相器D觸發(fā)器 3907 0
一般來說,在全同步設(shè)計中,如果信號來自同一時鐘域,各模塊的輸入不需要寄存。只要滿足建立時間,保持時間的約束,可以保證在時鐘上升沿到來時,輸入信號已經(jīng)穩(wěn)定...
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計全同步設(shè)計 3898 0
Luke Miller并非一開始就是HLS(高層次綜合)的倡導(dǎo)者。在使用早期的工具版本的時候,他似乎有過一些糟糕的經(jīng)歷。
2017-02-10 標(biāo)簽:FPGAFPGA設(shè)計HLS 3803 0
當(dāng)我們安裝好Vivado 的時候,也同時裝好了Vivado HLS.。 這是個什么東西?我就有一種想一探究的感覺。網(wǎng)上一查,Vivado High-Le...
2020-10-14 標(biāo)簽:FPGA設(shè)計XilinxC++ 3781 0
Zynq高速串行CMOS接口的設(shè)計與實現(xiàn)
現(xiàn)在CMOS傳感器的分辨率越來越大,對應(yīng)的,對數(shù)據(jù)傳輸接口的要求也越來越高。
2023-06-28 標(biāo)簽:轉(zhuǎn)換器FPGA設(shè)計寄存器 3778 0
目前已經(jīng)學(xué)完了基礎(chǔ)實驗,這里要介紹Quatus自帶的兩個非常重要的功能,第一個是tcl腳本,第二個是SignalTap(下一篇)。
2023-09-07 標(biāo)簽:fpgaFPGA設(shè)計TCL 3722 0
FPGA開發(fā)經(jīng)驗分享:基于JESD204B的LMK04821芯片項目開發(fā)
今天給各位大俠帶來一篇項目開發(fā)經(jīng)驗分享基于JESD204B的LMK04821芯片項目開發(fā),這是本人實打?qū)嵉捻椖块_發(fā)經(jīng)驗,希望可以給有需要的大俠提供一些參...
2020-04-21 標(biāo)簽:fpgaFPGA設(shè)計寄存器 3673 0
在本文中,我們將簡要介紹不同類型的濾波器,然后學(xué)習(xí)如何實現(xiàn)移動平均濾波器并使用CIC架構(gòu)對其進(jìn)行優(yōu)化。
2023-10-02 標(biāo)簽:FPGA設(shè)計低通濾波器加法器 3669 0
基于FPGA的自適應(yīng)閾值分割算法實現(xiàn)
在圖像預(yù)處理中經(jīng)常會碰到圖像分割問題,把感興趣的目標(biāo)從背景圖像中提取出來,而經(jīng)常使用的是簡單的全局閾值分割配置,用一個固定常數(shù)作為二值分割閾值,從而得到...
2021-08-23 標(biāo)簽:fpgaFPGA設(shè)計算法 3661 0
雖然目標(biāo)應(yīng)用和開發(fā)團(tuán)隊的成員不同,但有些FPGA設(shè)計顯然有一些通病,使設(shè)計從工程師坐下來寫第一行HDL程序代碼時,就注定了項目失敗的命運。 在我的職業(yè)生...
2018-07-05 標(biāo)簽:fpgafpga設(shè)計 3516 0
技術(shù) | 復(fù)雜FPGA高效設(shè)計及優(yōu)化方法
隨著電子產(chǎn)品的集成性及復(fù)雜度呈指數(shù)型增長,加上越來越苛刻的研發(fā)周期要求,給各種設(shè)計公司提出了難題。
2019-06-27 標(biāo)簽:PCBFPGA設(shè)計 3497 0
請問create_generated_clock該怎么使用呢?
FPGA設(shè)計中,生成時鐘分為兩大類:自動生成時鐘和用戶生成時鐘。
2024-01-25 標(biāo)簽:FPGA設(shè)計PLL電路 3492 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |