完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27298次 帖子:90個(gè)
即一個(gè)Licence只能用于一臺(tái)電腦使用。全功能版與教育版的主要區(qū)別在于支持的器件型號(hào)不同,教育版僅支持較小規(guī)模的器件,全功能版支持高云的所有PFGA器件。
2022-10-09 標(biāo)簽:fpgaUSB接口FPGA設(shè)計(jì) 5048 0
我們不再繼續(xù)細(xì)化贅述,相信大家從舉例中已經(jīng)有點(diǎn)感覺(jué)了,什么叫“粗”,什么叫“細(xì)”,這里說(shuō)到的粗細(xì),其實(shí)就是指的是驗(yàn)證feature的顆粒度。
2022-10-09 標(biāo)簽:FPGA設(shè)計(jì)EDA工具中斷 1340 0
Situation: 在對(duì)FPGA 設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候,需要進(jìn)行模塊劃分,模塊接口定義等工作。
2022-09-23 標(biāo)簽:FPGA設(shè)計(jì)接口HDL 1901 0
請(qǐng)問(wèn)一下怎樣去使用HLS創(chuàng)建IP呢
每次我們更改硬件時(shí),我們都需要告訴 HLS 將其導(dǎo)出為硬件描述語(yǔ)言并生成 Vivado 需要的所有各種源數(shù)據(jù)。
2022-09-22 標(biāo)簽:FPGA設(shè)計(jì)VivadoHLS 2090 0
FPGA設(shè)計(jì)過(guò)程中常用的FIFO
無(wú)論何時(shí),在復(fù)雜的 FPGA 設(shè)計(jì)過(guò)程中,都不可避免地需要在模塊之間發(fā)送數(shù)據(jù),實(shí)現(xiàn)這一點(diǎn)的常用的是 FIFO。
2022-09-20 標(biāo)簽:fpgaFPGA設(shè)計(jì)數(shù)據(jù) 3032 0
Vivado在FPGA設(shè)計(jì)中的優(yōu)勢(shì)
Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對(duì)初學(xué)者來(lái)說(shuō),新的約束語(yǔ)言X...
2022-09-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)EDA工具 1959 0
在FPGA設(shè)計(jì)中可以用LUT組建分布式的RAM
舉一個(gè)簡(jiǎn)單的例子,如果要實(shí)現(xiàn)一個(gè)6*1的mux可以用一個(gè)6輸入的LUT或者是2個(gè)4輸入的LUT來(lái)實(shí)現(xiàn),6輸入的LUT相當(dāng)于是6位地址線(xiàn)一位數(shù)據(jù)位,能夠存...
2022-05-13 標(biāo)簽:FPGA設(shè)計(jì)RAM分布式 5942 0
基于FPGA的自適應(yīng)閾值分割算法實(shí)現(xiàn)
在圖像預(yù)處理中經(jīng)常會(huì)碰到圖像分割問(wèn)題,把感興趣的目標(biāo)從背景圖像中提取出來(lái),而經(jīng)常使用的是簡(jiǎn)單的全局閾值分割配置,用一個(gè)固定常數(shù)作為二值分割閾值,從而得到...
2021-08-23 標(biāo)簽:fpgaFPGA設(shè)計(jì)算法 3661 0
基于Verilog的“自適應(yīng)”形態(tài)學(xué)濾波算法實(shí)現(xiàn)
一、背景介紹 基于二值圖像的濾波算法即形態(tài)學(xué)濾波,在圖像目標(biāo)采集的預(yù)處理中經(jīng)常被使用到,針對(duì)不同的使用場(chǎng)景涉及到腐蝕、膨脹、開(kāi)閉運(yùn)算等處理。實(shí)際使用中對(duì)...
2021-08-23 標(biāo)簽:FPGA設(shè)計(jì)濾波圖像處理 2792 0
當(dāng)我們安裝好Vivado 的時(shí)候,也同時(shí)裝好了Vivado HLS.。 這是個(gè)什么東西?我就有一種想一探究的感覺(jué)。網(wǎng)上一查,Vivado High-Le...
2020-10-14 標(biāo)簽:FPGA設(shè)計(jì)XilinxC++ 3778 0
FPGA設(shè)計(jì)中解決跨時(shí)鐘域的三大方案
跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問(wèn)題,而如何處理好跨時(shí)鐘域間的數(shù)據(jù),可以說(shuō)是每個(gè)FPGA初學(xué)者的必修課。如果是還是在校的學(xué)生,跨時(shí)鐘域處理也是面試...
2020-11-21 標(biāo)簽:FPGA設(shè)計(jì)寄存器 4472 0
FPGA開(kāi)發(fā)經(jīng)驗(yàn)分享:基于JESD204B的LMK04821芯片項(xiàng)目開(kāi)發(fā)
今天給各位大俠帶來(lái)一篇項(xiàng)目開(kāi)發(fā)經(jīng)驗(yàn)分享基于JESD204B的LMK04821芯片項(xiàng)目開(kāi)發(fā),這是本人實(shí)打?qū)嵉捻?xiàng)目開(kāi)發(fā)經(jīng)驗(yàn),希望可以給有需要的大俠提供一些參...
2020-04-21 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 3673 0
采用FPGA進(jìn)行的數(shù)字電路設(shè)計(jì)具有更大的靈活性和通用性,已成為目前數(shù)字電路設(shè)計(jì)的主流方法之一。
2019-07-24 標(biāo)簽:FPGA設(shè)計(jì)數(shù)字電路 5196 0
tcl局部編輯以最小的代價(jià)完成最大的改動(dòng)
第一步所指的Design通常是完全布局布線(xiàn)后的設(shè)計(jì),如果是在工程模式下,可以直接在IDE中打開(kāi)實(shí)現(xiàn)后的設(shè)計(jì),若是僅有DCP文件,不論是工程模式或是非工程...
2019-07-25 標(biāo)簽:FPGA設(shè)計(jì)TCL手動(dòng)布線(xiàn) 3084 0
技術(shù) | 復(fù)雜FPGA高效設(shè)計(jì)及優(yōu)化方法
隨著電子產(chǎn)品的集成性及復(fù)雜度呈指數(shù)型增長(zhǎng),加上越來(lái)越苛刻的研發(fā)周期要求,給各種設(shè)計(jì)公司提出了難題。
2019-06-27 標(biāo)簽:PCBFPGA設(shè)計(jì) 3497 0
今天我們將詳細(xì)說(shuō)明可根據(jù)系統(tǒng)所要求的復(fù)雜程度來(lái)實(shí)現(xiàn)的電源排序解決方案。
2019-06-25 標(biāo)簽:電源FPGA設(shè)計(jì) 4073 0
如何實(shí)現(xiàn)FPGA設(shè)計(jì)與PCB設(shè)計(jì)并行
電子工業(yè)背后的推動(dòng)力是對(duì)更快、更便宜的產(chǎn)品的需求以及在競(jìng)爭(zhēng)廠(chǎng)商之前將產(chǎn)品推向市場(chǎng)。IC技術(shù)的進(jìn)步一直以來(lái)就是促使功能增加和性能提高的主要因素之一,而FP...
2019-05-24 標(biāo)簽:icfpga設(shè)計(jì)pcb設(shè)計(jì) 2910 0
EDA工具如何為FPGA設(shè)計(jì)提供便捷高效的設(shè)計(jì)環(huán)境
如今FPGA已進(jìn)入硅片融合時(shí)代,集成了DSP、ARM等,這種混合系統(tǒng)架構(gòu)需要更好的開(kāi)發(fā)環(huán)境,如嵌入式軟件工具OS支持、DSP編程、基于C語(yǔ)言的編程工具、...
2019-01-25 標(biāo)簽:fpga設(shè)計(jì)eda工具 1146 0
FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理
心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備,實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅...
2019-01-01 標(biāo)簽:FPGA設(shè)計(jì)FPGA技術(shù) 2096 0
基于FPGA的Petri網(wǎng)的硬件實(shí)現(xiàn)
Petri網(wǎng)是異步并發(fā)現(xiàn)象建模的重要工具,Petri網(wǎng)的硬件實(shí)現(xiàn)將為并行控制器的設(shè)計(jì)提供一種有效的途徑.本文在通用的EDA軟件Max+PlusII中,研...
2019-01-01 標(biāo)簽:FPGA設(shè)計(jì)Petri網(wǎng) 2533 0
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |