ARM體系結(jié)構(gòu)之內(nèi)存序與內(nèi)存屏障

本文介紹 Armv8-A 架構(gòu)的內(nèi)存序模型，并介紹 arm 的各種內(nèi)存屏障。本文還會指出一些需要明確內(nèi)存保序的場景，并指明如何使用內(nèi)存屏障以讓程序運行正確。

2023-06-15 標(biāo)簽：處理器寄存器GRE 2147 0

有方法能讓用戶空間的應(yīng)用程序可以調(diào)優(yōu)內(nèi)核中的并發(fā)控制嗎？

性能為王，系統(tǒng)的性能提升是每一個工程師的追求。目前，性能優(yōu)化主要集中在消除系統(tǒng)軟件堆棧中的低效率上或繞過高開銷的系統(tǒng)操作。

2023-06-13 標(biāo)簽：加速器讀寫器FIFO存儲 729 0

如何處理時鐘和數(shù)據(jù)信號的傳輸差異？

為了應(yīng)對網(wǎng)絡(luò)、服務(wù)器和存儲速度和容量的快速提高的需求，促進(jìn)了100GbE，400Gbp和1Tbps的通信系統(tǒng)的開發(fā)。而超過30Gbps的速率接口被這些系...

2023-06-12 標(biāo)簽：PCB板發(fā)生器FIFO存儲 2665 0

基于Go的緩存實現(xiàn)方法

緩存是計算機科學(xué)中的一個重要概念。設(shè)想某個組件需要訪問外部資源，它向外部源請求資源，接收并使用資源，這些步驟都需要花費時間。

2023-06-12 標(biāo)簽：TTLFIFO存儲SNS 817 0

聊聊數(shù)字信號的模擬化呈現(xiàn)

使用 Verdi 的過程中，難免會碰到表示某種變化量的多位寬數(shù)字信號，我們關(guān)心的是它的變化趨勢。

2023-06-09 標(biāo)簽：數(shù)字信號模擬器FIFO存儲 1357 0

FPGA純verilog代碼實現(xiàn)圖像縮放

本設(shè)計將常用的雙線性插值和鄰域插值算法融合為一個代碼中，通過輸入?yún)?shù)選擇某一種算法

2023-06-06 標(biāo)簽：FPGA設(shè)計RAMRGB 3261 0

Lesson40圖像采集與顯示設(shè)計之FIFO的配置與使用

FIFO( First Input First Output)，簡單說就是指“先進(jìn)先出”。

2023-06-06 標(biāo)簽：FPGA設(shè)計存儲器緩沖器 563 0

UART整體的仿真方法和testbench結(jié)構(gòu)講解

仿真部分結(jié)構(gòu)和設(shè)計類似，同樣有波特率、接收數(shù)據(jù)和發(fā)送數(shù)據(jù)模型。仿真的實現(xiàn)比較靈活，不用考慮可綜合性。

2023-06-05 標(biāo)簽：寄存器接收機FIFO存儲 2037 0

UART系統(tǒng)配置步驟詳解

CPU通過掛載到APB總線上的UART模塊，實現(xiàn)其與外部設(shè)備的串行通信。系統(tǒng)配置部分將實現(xiàn)UART模塊與CPU的通信，APB總線的讀寫和模塊的功能配置，...

2023-06-05 標(biāo)簽：觸發(fā)器FIFO存儲UART接口 3732 0

如何根據(jù)UART傳輸協(xié)議將數(shù)據(jù)發(fā)送出去呢？

和接收部分相反，UART發(fā)送數(shù)據(jù)部分是CPU將需要發(fā)送的數(shù)據(jù)寫到發(fā)送數(shù)據(jù)寄存器（TX_DATA），發(fā)送模塊進(jìn)行數(shù)據(jù)的發(fā)送。

2023-06-05 標(biāo)簽：arm寄存器有限狀態(tài)機 3209 0

芯片性能小談—時間并行

從直觀上來說，性能好代表著快。那么如何評估”快”呢？首先芯片根據(jù)應(yīng)用場景分為很多不同的種類，通信類的5G，藍(lán)牙，wifi；接口類的USB，以太網(wǎng)，HDM...

2023-06-05 標(biāo)簽：HDMI以太網(wǎng)門電路 2851 0

如何實現(xiàn)串口數(shù)據(jù)的接收呢？

UART接收數(shù)據(jù)部分是接收另一個串口設(shè)備發(fā)送的數(shù)據(jù)，緩存到接收FIFO中。FIFO快要寫滿時，產(chǎn)生中斷通知CPU拿取數(shù)據(jù)，實現(xiàn)串口數(shù)據(jù)的接收。

2023-06-05 標(biāo)簽：狀態(tài)機FIFO存儲UART接口 4272 0

同步FIFO設(shè)計（下）

在上升沿觸發(fā)電路中，建立時間就是在時鐘上升沿到來之前，觸發(fā)器數(shù)據(jù)保持穩(wěn)定的最小時間；而保持時間就是在時鐘上升沿到來之后，觸發(fā)器數(shù)據(jù)端數(shù)據(jù)還應(yīng)該保持的最小時間。

2023-06-05 標(biāo)簽：存儲器控制電路觸發(fā)器 901 0

同步FIFO設(shè)計（上）

FIFO，F(xiàn)irst In First Out，先入先出隊列，顧名思義，即第一個到達(dá)的數(shù)據(jù)也將會是第一個離開。

2023-06-05 標(biāo)簽：寄存器RAMFIFO存儲 1289 0

異步時鐘的同步處理

在異步系統(tǒng)中，由于數(shù)據(jù)和時鐘的關(guān)系不是固定的，因此會出現(xiàn)違反建立和保持時間的現(xiàn)象。

2023-06-05 標(biāo)簽：RAM觸發(fā)器FIFO存儲 3112 0

實現(xiàn)一個在ARM中通過APB總線連接的UART模塊

實現(xiàn)一個在ARM中通過APB總線連接的UART模塊（Universal Asynchronous Receiver/Transmitter），包括設(shè)計與...

2023-06-05 標(biāo)簽：微控制器armAMBA 2639 0

基于MM32L0130的LPUART應(yīng)用（2）

LPUART（Low power universal asynchronous receiver transmitter，低功耗通用異步收發(fā)器），相比標(biāo)...

2023-06-02 標(biāo)簽：寄存器異步收發(fā)器FIFO存儲 1359 0

FIFO相關(guān)信號及空滿狀態(tài)的原理說明

FIFO（First In First Out）是異步數(shù)據(jù)傳輸時經(jīng)常使用的存儲器。該存儲器的特點是數(shù)據(jù)先進(jìn)先出（后進(jìn)后出）。

2023-05-29 標(biāo)簽：存儲器RAM狀態(tài)機 8915 0