完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > clk
文章:115個 瀏覽:17618次 帖子:123個
昨天群里小伙伴說在VScode中用AI寫verilog效果很好。小編以前編輯代碼都是用gvim。抱著學(xué)習(xí)的心態(tài),我在linux下嘗試了下用VScode寫代碼。
2023-08-03 標(biāo)簽:Linux系統(tǒng)I2C總線CLK 4290 0
數(shù)字電路設(shè)計(jì)中的一款強(qiáng)大工具—Verilog編程語言介紹
Verilog是一種硬件描述語言,用于描述數(shù)字電路的結(jié)構(gòu)和行為。與傳統(tǒng)的編程語言不同,Verilog更加注重電路的行為和時序特性。
FPGA時序分析-建立時間和保持時間裕量都是inf怎么解決呢?
今天有個小伙伴遇到一個問題,就是在vivado里面綜合后看到的建立時間和保持時間裕量都是inf,我們來看看怎么解決這個問題。
2023-07-30 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 1856 0
靜態(tài)時序分析是什么 靜態(tài)時序分析可以檢查什么
傳統(tǒng)的電路設(shè)計(jì)分析方法是僅僅采用動態(tài)仿真的方法來驗(yàn)證設(shè)計(jì)的正確性。隨著集成電路的發(fā)展,這一驗(yàn)證方法就成為了大規(guī)模復(fù)雜的設(shè)計(jì)驗(yàn)證時的瓶頸。
2023-07-20 標(biāo)簽:觸發(fā)器靜態(tài)時序分析時鐘信號 4160 0
寄存器是什么 掌握使用寄存器做設(shè)計(jì)需要注意的事項(xiàng)
既然RTL是以寄存器行為為基礎(chǔ),那么就必須先了解寄存器是什么,并且掌握使用寄存器做設(shè)計(jì)需要注意的事項(xiàng)。
時序分析基本概念介紹<generate clock>
今天我們要介紹的時序分析概念是generate clock。中文名為生成時鐘。generate clock定義在sdc中,是一個重要的時鐘概念。
通過解剖一個邊沿觸發(fā)器簡要說明setup和hold產(chǎn)生原因
在后仿真過程中經(jīng)常會遇到關(guān)于setup和hold violation的問題,但是關(guān)于setup和hold time的產(chǎn)生原因和由來很多人還比較朦朧,為此...
總結(jié)一下在時序分析中的基本概念及基本術(shù)語
下圖是一個經(jīng)典時序分析模型,無論寄存器A與寄存器B是否在同一個芯片中,下列概念均適用。
2023-07-03 標(biāo)簽:FPGA設(shè)計(jì)寄存器時序分析 1361 0
怎樣通過設(shè)置clock group來確認(rèn)各個時鐘之間的關(guān)系?
今天我們要介紹的時序分析基本概念是 **clock group,簡稱時鐘組。** 定義完時鐘后,我們也需要通過設(shè)置clock group來確認(rèn)各個時鐘之...
指在觸發(fā)器的時鐘信號上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時間,如果建立時間不夠,數(shù)據(jù)將不能在這個時鐘上升沿被穩(wěn)定的打入觸發(fā)器,Tsu就是指這個最小的穩(wěn)定時間。...
邊沿檢測大致分為:上升沿檢測,下降沿檢測和,雙沿檢測。原理都是通過比輸入信號快很多的時鐘去采集信號,當(dāng)出現(xiàn)兩個連續(xù)的采集值不等的時候就是邊沿產(chǎn)生處。
2023-06-28 標(biāo)簽:仿真器狀態(tài)機(jī)CLK 3902 0
觸發(fā)器實(shí)現(xiàn)邊沿出發(fā)是如何實(shí)現(xiàn)的?
簡單的說觸發(fā)器實(shí)現(xiàn)邊沿出發(fā)是通過兩級鎖存器實(shí)現(xiàn)的,比如上升沿觸發(fā)其實(shí)是,前一級是低電平鎖存,后一級是高電平鎖存。
在Vivado中如何寫入FPGA設(shè)計(jì)主時鐘約束?
在FPGA設(shè)計(jì)中,時序約束的設(shè)置對于電路性能和可靠性都至關(guān)重要。
2023-06-26 標(biāo)簽:收發(fā)器FPGA設(shè)計(jì)時序約束 2899 0
本文結(jié)合某單板(下文中統(tǒng)一稱M單板)FPGA調(diào)試過程中發(fā)現(xiàn)地彈噪聲造成某重要時鐘信號劣化從而導(dǎo)致單板業(yè)務(wù)丟包的故障,來談下如何最大程度地降低地彈噪聲對單...
控制交互信號用于作為控制指示信號,比如當(dāng)某個電路模塊有數(shù)據(jù)輸入端口data,但是電路不可能每個時鐘周期都對端口輸入的數(shù)據(jù)做處理,那一般上一級電路會同時給...
2023-06-21 標(biāo)簽:RAM狀態(tài)機(jī)FIFO存儲 1255 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |