什么是邊沿檢測(cè)

1、什么是邊沿檢測(cè) 邊沿檢測(cè)用于檢測(cè)信號(hào)的上升沿或下降沿，通常用于使能信號(hào)的捕捉等場(chǎng)景。 2、采用1級(jí)觸發(fā)器的邊沿檢測(cè)電路設(shè)計(jì)（以下降沿為例） 2.1、...

2023-06-17 標(biāo)簽：觸發(fā)器檢測(cè)信號(hào)時(shí)鐘信號(hào) 3226 0

一個(gè)25MHZ時(shí)鐘信號(hào)的單調(diào)性問(wèn)題測(cè)試分析

本文結(jié)合實(shí)際測(cè)試中遇到的時(shí)鐘信號(hào)回溝問(wèn)題介紹了高速信號(hào)的概念，進(jìn)一步闡述了高速信號(hào)與高頻信號(hào)的區(qū)別，分析了25MHz時(shí)鐘信號(hào)沿上的回溝等細(xì)節(jié)的測(cè)試準(zhǔn)確度...

2023-06-13 標(biāo)簽：示波器帶寬高頻信號(hào) 3045 0

clock skew會(huì)影響時(shí)序收斂嗎？

對(duì)于發(fā)送時(shí)鐘和接收時(shí)鐘是同一時(shí)鐘的單周期路徑，時(shí)鐘抖動(dòng)對(duì)建立時(shí)間有負(fù)面影響，但對(duì)保持時(shí)間沒(méi)有影響。

2023-06-12 標(biāo)簽：正弦波SVG時(shí)鐘信號(hào) 840 0

求一種基于LVDS和SERDES接口的TDM方案

通過(guò)在數(shù)據(jù)的并行發(fā)送路徑上同時(shí)傳輸時(shí)鐘信號(hào)來(lái)進(jìn)一步改進(jìn)數(shù)據(jù)的傳輸。

2023-06-11 標(biāo)簽：fpgaTDMlvds接口 421 0

清晰明了的晶振電路PCB設(shè)計(jì)

我們常把晶振比喻為數(shù)字電路的心臟，這是因?yàn)椋瑪?shù)字電路的所有工作都離不開(kāi)時(shí)鐘信號(hào)

2023-06-08 標(biāo)簽：振蕩器PCB設(shè)計(jì)數(shù)字電路 865 0

EMC中時(shí)域和頻域的簡(jiǎn)介

根據(jù)大學(xué)里學(xué)到的知識(shí)，我們可以清楚的知道任何信號(hào)都可以通過(guò)傅里葉變換建立其時(shí)域與頻域的關(guān)系，這也是連接時(shí)域和頻域的橋梁

2023-06-08 標(biāo)簽：正弦波emc傅里葉變換 2501 0

FPGA IP之AXI4接口信號(hào)說(shuō)明

ACLK，ARESETn，AXI所有信號(hào)都在時(shí)鐘的上升沿采樣.

2023-06-07 標(biāo)簽：fpgaDDRQoS 3269 0

FPGA主時(shí)鐘約束詳解 Vivado添加時(shí)序約束方法

在FPGA設(shè)計(jì)中，時(shí)序約束的設(shè)置對(duì)于電路性能和可靠性都至關(guān)重要。在上一篇的文章中，已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的基礎(chǔ)知識(shí)。

2023-06-06 標(biāo)簽：fpga時(shí)序約束時(shí)鐘信號(hào) 1.2萬(wàn) 0

systemverilog中的assertion用法整理

時(shí)序電路講究建立時(shí)間、保持時(shí)間需要留有裕量。這也說(shuō)明了，在電路中信號(hào)的順序以及之間的時(shí)序關(guān)系十分重要。

2023-06-06 標(biāo)簽：Verilog時(shí)序電路VCS 4584 0

一文搞懂SPI通信協(xié)議

SPI 的英文全稱(chēng)為 Serial Peripheral Interface，顧名思義為串行外設(shè)接口。SPI 是一種同步串行通信接口規(guī)范，主要應(yīng)用于嵌入...

2023-06-06 標(biāo)簽：通信協(xié)議接口SPI 1486 0

探頭及附件的準(zhǔn)確度如何驗(yàn)證？

探頭及附件的準(zhǔn)確度如何驗(yàn)證呢，今天我們通過(guò)一則實(shí)例來(lái)學(xué)習(xí)一下。

2023-06-06 標(biāo)簽：電流探頭時(shí)鐘信號(hào) 771 0

談?wù)劮抢硐霑r(shí)鐘的時(shí)鐘偏差

本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu)，為了方便后續(xù)自己查閱與求職準(zhǔn)備。在FPGA和ASIC設(shè)計(jì)中，時(shí)鐘信號(hào)的好壞很大程度上影響了整個(gè)系統(tǒng)的穩(wěn)定性，本...

2023-06-02 標(biāo)簽：驅(qū)動(dòng)器FPGA設(shè)計(jì)ASIC設(shè)計(jì) 2474 0

電子電路計(jì)分器設(shè)計(jì)

摘要：本文設(shè)計(jì)了一種基于數(shù)字電路的計(jì)分器，實(shí)現(xiàn)了對(duì)比賽場(chǎng)地上的比分計(jì)數(shù)的功能。該計(jì)分器采用了74HC161計(jì)數(shù)器芯片，能夠?qū)崿F(xiàn)正向和反向計(jì)數(shù)，并且具有清...

2023-06-01 標(biāo)簽：電路圖計(jì)數(shù)器電子電路 3302 1

FIFO設(shè)計(jì)—異步FIFO

異步FIFO主要由五部分組成：寫(xiě)控制端、讀控制端、FIFO Memory和兩個(gè)時(shí)鐘同步端

2023-05-26 標(biāo)簽：FIFO存儲(chǔ)時(shí)鐘域時(shí)鐘信號(hào) 1846 0

復(fù)位電路那么多門(mén)道你知道多少2

復(fù)位信號(hào)在數(shù)字電路里面的重要性?xún)H次于時(shí)鐘信號(hào)。對(duì)電路的復(fù)位往往是指對(duì)觸發(fā)器的復(fù)位，也就是說(shuō)電路的復(fù)位中的這個(gè)“電路”，往往是指觸發(fā)器，這是需要注意的。 ...

2023-05-25 標(biāo)簽：數(shù)字電路觸發(fā)器時(shí)鐘信號(hào) 783 0

復(fù)位電路那么多門(mén)道你知道多少1

復(fù)位信號(hào)在數(shù)字電路里面的重要性?xún)H次于時(shí)鐘信號(hào)。對(duì)電路的復(fù)位往往是指對(duì)觸發(fā)器的復(fù)位，也就是說(shuō)電路的復(fù)位中的這個(gè)“電路”，往往是指觸發(fā)器，這是需要注意的。 ...

2023-05-25 標(biāo)簽：電路觸發(fā)器時(shí)鐘信號(hào) 673 0

ADC和DAC常用的56個(gè)技術(shù)術(shù)語(yǔ)介紹

采集時(shí)間是從釋放保持狀態(tài)(由采樣-保持輸入電路執(zhí)行)到采樣電容電壓穩(wěn)定至新輸入值的1 LSB范圍之內(nèi)所需要的時(shí)間。

2023-05-24 標(biāo)簽：dacLSBCMRR 1374 0

一文入門(mén)CAN總線協(xié)議

CAN 是控制器局域網(wǎng)絡(luò) (Controller Area Network) 的簡(jiǎn)稱(chēng)，它是由研發(fā)和生產(chǎn)汽車(chē)電子產(chǎn)品著稱(chēng)的德國(guó) BOSCH 公司開(kāi)發(fā)的，并...

2023-05-19 標(biāo)簽：控制器嵌入式CAN 1791 0

在i.MX RT10xx使用FlexIO實(shí)現(xiàn)XY2-100振鏡控制協(xié)議

本文介紹了如何使用i.MX RT系列芯片上的FlexIO實(shí)現(xiàn)XY2-100激光振鏡控制協(xié)議。FlexIO模塊是NXP Kinetis和i.MX RT系列...

2023-05-18 標(biāo)簽：mcu通信接口控制協(xié)議 6724 0