本文利用Altera 公司開(kāi)發(fā)的RS、NCO 和FIR IP core 以及Simulink、DSP_Builder
中的模塊快速搭建了一個(gè)RS(204,188) +DQPSK 的低中頻調(diào)制解調(diào)系統(tǒng)。分別在Simulink、
Modelsim 中驗(yàn)證了系統(tǒng)的功能，最后在Altera 公司的Stratix II EP2S60 DSP 開(kāi)發(fā)板中實(shí)現(xiàn)了該系統(tǒng)，并對(duì)系統(tǒng)進(jìn)行了測(cè)試。試驗(yàn)結(jié)果表明DQPSK 系統(tǒng)加入RS 碼后，在Pe=1e-3 時(shí)，RS(204，188)編碼可以帶來(lái)3~4dB 的增益。
近年來(lái)，無(wú)線通信技術(shù)得到了飛速發(fā)展，一方面，數(shù)字無(wú)線通信的新算法和新技術(shù)層出
不窮；另一方面，無(wú)線通信技術(shù)的應(yīng)用范圍也在不斷擴(kuò)大。為了滿足無(wú)線通信技術(shù)的飛速發(fā)展，驗(yàn)證新算法和新技術(shù)的正確性和可行性，通信系統(tǒng)的計(jì)算機(jī)模擬、仿真與驗(yàn)證便顯的尤為重要。
本文利用Matlab、Quartus II、DSP_Builder和Modelsim等軟件配置了用于系統(tǒng)開(kāi)發(fā)與驗(yàn)
證的SPW(Signal Processing Workplace)環(huán)境。在Matlab的Simulink環(huán)境下，利用Altera公司開(kāi)發(fā)的RS、NCO、FIR IP core以及Simulink、DSP_Builder中的一些基本模塊，快速搭建了一個(gè)RS+DQPSK的中頻調(diào)制解調(diào)系統(tǒng)，并加以高斯信道模擬實(shí)際通信系統(tǒng)，通過(guò)計(jì)算機(jī)輔助仿真得到實(shí)驗(yàn)結(jié)果，最后通過(guò)USB端口將設(shè)計(jì)下載到Stratix II的FPGA開(kāi)發(fā)板中進(jìn)行了驗(yàn)證。
本文所述的調(diào)制解調(diào)系統(tǒng)具有以下特點(diǎn)：
（1）系統(tǒng)性：系統(tǒng)概念突出、完整、清晰是基于IP設(shè)計(jì)的一大特點(diǎn)。本實(shí)驗(yàn)利用RS，
NCO和FIR等IP core并結(jié)合Simulink和DSP_Builder中現(xiàn)有的模塊，完成系統(tǒng)設(shè)計(jì)的基本功能。
（2）綜合性：本實(shí)驗(yàn)通過(guò)軟件來(lái)實(shí)現(xiàn)仿真，并運(yùn)用FPGA技術(shù)加以實(shí)現(xiàn)。形成軟硬協(xié)
同仿真的綜合實(shí)驗(yàn)平臺(tái)。
（3）靈活性：FPGA芯片數(shù)據(jù)斷電易失性和在系統(tǒng)可重配置性，增加了設(shè)計(jì)的自由度
和靈活性，提高了設(shè)計(jì)效率和芯片資源利用率。
( 4) 高效性：所有算法( 編碼、調(diào)制、解調(diào)和譯碼)利用Altera公司提供的各IP core搭建，
極大的縮短了算法開(kāi)發(fā)與驗(yàn)證時(shí)間。