EDA使用戶在無需實際芯片、電路板和儀器儀表的情況下進行電路設(shè)計和分析；采用在系統(tǒng)編程技術(shù)，在現(xiàn)場對系統(tǒng)進行邏輯重構(gòu)和升級，實現(xiàn)硬件設(shè)計軟件化。
　　EDA技術(shù)以可編程邏輯器件FPGA和CPLD及其開發(fā)系統(tǒng)為硬件平臺，以EDA開發(fā)軟件如Max+PlusⅡ為開發(fā)工具，基于邏輯功能模塊的層次化設(shè)計方法設(shè)計數(shù)字系統(tǒng)。Max+PlusⅡ設(shè)計可采用原理圖、硬件描述語言（VHDL）等多種輸入方式，并支持這些文件的任意混合設(shè)計。對于不同層次，可采用不同的輸入方式進行設(shè)計。由于VHDL擅長描述模塊的邏輯功能，所以在對底層模塊設(shè)計中，常采用VHDL進行描述，而原理圖則擅長描述模塊間的連接關(guān)系，故在頂層設(shè)計中，常采用原理圖輸入方法。出租車計費器通常以單片機為核心進行設(shè)計，本文以為它例介紹基于EDA技術(shù)的數(shù)字系統(tǒng)混合設(shè)計方法。
　　1 出租車計費器功能
　　出租車計費器的功能要求：
　?。?）實現(xiàn)出租車按行駛里程收費，起步費為7．0元；
　?。?）行駛3 km后再按2元／km計費，車停時不計費；
　　（3）能預(yù)置起步費和每公里收費，并能模擬汽車啟動、停止、車速等狀態(tài)。
　　根據(jù)VHDL特點，設(shè)計者不再需要考慮選擇固定功能的標準芯片，而是從實現(xiàn)系統(tǒng)功能與性能出發(fā)來，建立出租車計費器系統(tǒng)模塊，如圖1所示。
　　
　　2 出租車計費器的設(shè)計與實現(xiàn)
　　本系統(tǒng)分底層和頂層2個層次設(shè)計，底層設(shè)計采用VHDL編寫各個功能模塊，頂層設(shè)計采用原理圖方式描述各模塊間的連接。
　　2．1 底層文件的設(shè)計
　　底層模塊包括：出租車車速控制模塊；計費器里程計數(shù)模塊；計費器計費計數(shù)模塊3個模塊。
　　以出租車車速控制模塊為例介紹。
　　出租車車速控制模塊用于控制出租車的車速。圖1中，當起／停開關(guān)及清零信號RESET都為“1”時，汽車啟動就開始進入里程計數(shù)和計費器工作狀態(tài)。通過改變“車速選擇”端的輸入值可以控制汽車行駛快慢。用CLK6作為車速控制模塊的時鐘輸入，CLOCK6作為輸出，用A、B作為車速選擇變量，分別取值從“00”→“01”→“10”→“11”時，車速越來越塊。其VHDL程序代碼如下：
　　
　　以上程序代碼經(jīng)過編譯后生成相應(yīng)模塊符號，如圖2所示，供頂層設(shè)計時調(diào)用。