1 引言
　　隨著雷達技術(shù)發(fā)展，大帶寬高分辨力、多種信號處理方式的采用，使得實時信號處理對數(shù)據(jù)的處理速度大大提高。同時在雷達信號處理中運算量大，數(shù)據(jù)吞吐量急劇上升，對數(shù)據(jù)處理的要求不斷提高。隨著大規(guī)模集成電路技術(shù)的發(fā)展，作為數(shù)字信號處理的核心數(shù)字信號處理器（DSP）得到了快速的發(fā)展和應用。ADSP-TS201DSP是美國模擬器件（ADD公司繼TSl01之后推出的一款高性能處理器。此系列DSP性價比很高，兼有FPGA和ASIC信號處理性能和指令集處理器的高度可編程性，適用于大存儲量、高性能、高速度的信號處理和圖像處理。如雷達信號處理、無線基站、圖像音頻處理等。
　　2 ADSP-TS201簡介
　　ADSP-TS201采用超級哈佛結(jié)構(gòu)，靜態(tài)超標量操作適合多處理器模式運算，可直接構(gòu)成分布式并行系統(tǒng)和共享存儲式系統(tǒng)。其性能如下：
　?。?）最高工作主頻可達600 MHz，指令周期為1．67 ns。支持單指令多數(shù)據(jù)（SIMD）操作。
　?。?）支持IEEE32位、40位浮點數(shù)據(jù)格式和8位、16位、32位和64位定點數(shù)據(jù)格式。
　?。?）4條128位的數(shù)據(jù)總線與6個4 Mb的內(nèi)部RAM相連。
　?。?）32位的地址總線提供4 G的統(tǒng)一尋址空間。
　?。?）對與多片處理器的無縫互連提供片上仲裁。
　　ADSP-TS201處理器由處理器核和IO接口兩部分組成，結(jié)構(gòu)框圖如圖l所示。其中處理器核由兩個計算塊、兩個整型算術(shù)邏輯單元、程序控制器組成。IO接口由內(nèi)部存儲器、外部設備接口、14通道的DMA控制器、全雙工的LVDS鏈路口、IEEEll49．1JTAG接口組成。內(nèi)部存儲器為24 Mb DRAM，外部設備接口包括SDRAM控制器、EPROM接口、主機接口、多處理器接口。
　　
　　3 系統(tǒng)設計
　　應用ADSP-TS201進行系統(tǒng)設計時，有一些特別需要注意的地方，如：電源設計、時鐘設計、JTAG接口、未使用的管腳如何處理等。下面就這幾個方面分別進行討論。
　　3．1 電源設計
　　ADSP-TS201處理器共有4組電源，分別是核電源（VDD）、模擬PLL 電源（Vm-1）、內(nèi)部DRAM電源（VDD-DRAM）、IO電源（VDD-K），并且在不同的工作頻率下供電要求不同。以600 MHz為例，電源工作參數(shù)如表1所示。因此設計電源的時候要選擇符合電壓電流要求的電源。