導(dǎo)讀

創(chuàng)龍科技TL6678ZH-EVM是一款基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點/浮點DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計的高端異構(gòu)多核評估板，由核心板與底板組成。TMS320C6678每核心主頻可高達1.25GHz，XC7Z045/XC7Z100集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構(gòu)28nm可編程邏輯資源。核心板內(nèi)部DSP與ZYNQ通過SRIO通信總線連接。核心板經(jīng)過專業(yè)的PCB Layout和高低溫測試驗證，穩(wěn)定可靠，可滿足各種工業(yè)應(yīng)用環(huán)境。

評估板接口資源豐富，引出雙路CameraLink、雙路SFP+光口、四路千兆網(wǎng)口、雙路SATA、雙路PCIe、四路USB、雙路CAN、雙路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口，方便用戶快速進行產(chǎn)品方案評估與技術(shù)預(yù)研。
 

創(chuàng)龍科技TL6678ZH-EVM評估板

本文主要介紹ZYNQ PS + PL異構(gòu)多核案例的使用說明，適用開發(fā)環(huán)境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。
案例位于產(chǎn)品資料“4-軟件資料\Demo\ZYNQ_Demo\All-Programmable-SoC-demos\”目錄下。案例包含PL端Vivado工程，主要使用Xilinx提供的標準IP核配置PL端資源實現(xiàn)接口擴展，同時包含PS端裸機/Linux程序、PL端MicroBlaze應(yīng)用程序。

目  錄

前  言———— 7
1 axi_gpio_led_demo案例————  10
1.1 案例功能————  10
1.2 操作說明 ———— 10
1.2.1 基于裸機測試————  10
1.2.2 基于Linux測試 ———— 10
1.3 Vivado工程說明————  11
1.4 IP核配置————  13
2 axi_timer_pwm_demo案例————  14
2.1 案例功能————  14
2.2 操作說明 ———— 15
2.2.1 基于裸機測試 ———— 15
2.2.2 基于Linux測試————  15
2.3 Vivado工程說明————  16
2.4 IP核配置 ———— 16
3 axi_uart_demo案例————  18
3.1 案例功能 ———— 18
3.2 操作說明 ———— 19
3.2.1 基于裸機測試 ———— 19
3.2.2 基于Linux測試 ———— 22
3.3 Vivado工程說明————  26
3.4 IP核配置 ———— 27
4 axi_xadc_demo案例 ———— 28
4.1 案例功能————  28
4.2 操作說明 ———— 28
4.2.1 基于裸機測試 ———— 28
4.2.2 基于Linux測試 ———— 29
4.3 Vivado工程說明 ———— 31
4.4 IP核配置————  33
5 emio_gpio_led_demo案例 ———— 34
5.1 案例功能————  34
5.2 操作說明 ———— 35
5.2.1 基于裸機測試————  35
5.2.2 基于Linux測試 ———— 36
5.3 Vivado工程說明 ———— 37
6 emio_uart_demo案例 ———— 39
6.1 案例功能————  39
6.2 操作說明————  40
6.2.1 基于裸機測試 ———— 40
6.2.2 基于Linux測試————  42
6.3 Vivado工程說明 ———— 44
7 axi_video_display_demo案例————  45
7.1 案例功能————  45
7.2 操作說明————  45
7.2.1 LCD顯示屏測試 ———— 46
7.2.2 LVDS顯示屏測試 ———— 50
7.3 Vivado工程說明————  52
7.4 模塊/IP核配置 ———— 54
7.4.1 Video Test Pattern Generator IP核 ———— 54
7.4.2 VTC IP核 ———— 55
7.4.3 AXI-Stream to Video Out IP核————  56
7.4.4 AXI VDMA IP核————  57
7.4.5 Clocking Wizard IP核 ———— 58
7.4.6 AXI4 Subset Converter IP核————  60
7.4.7 lvds_n_x_1to7_sdr_tx模塊 ———— 61
7.4.8 dual_pixel_24bpp_lvds_mapping模塊————  64
7.5 設(shè)備樹配置說明————  65
7.6 申請IP核License ———— 68
8 emio_can_demo案例 ———— 70
8.1 案例功能 ———— 70
8.2 操作說明————  71
8.3 Vivado工程說明 ———— 75
9 mig_dma案例————  76
9.1 案例功能————  76
9.2 操作說明————  76
9.3 關(guān)鍵代碼（PS端）————  77
9.4 Vivado工程說明 ———— 86
9.5 IP核配置 ———— 87
9.5.1 AXI DMA IP核 ———— 87
9.5.2 MIG 7 Series IP核 ———— 88
9.5.3 AXI BRAM Controller IP核————  94
9.5.4 Block Memory Generator IP核 ———— 97
9.5.5 AXI Timer IP核————  97
9.5.6 AXI GPIO IP核 ———— 98
10 aurora_dma案例 ———— 100
10.1 案例功能 ———— 100
10.2 操作說明 ———— 100
10.2.1 基于PS端裸機測試 ———— 101
10.2.2 基于PL端MicroBlaze測試 ———— 101
10.3 關(guān)鍵代碼（PS端裸機/PL端MicroBlaze） ———— 103
10.4 Vivado工程說明 ———— 106
10.5 模塊/IP核配置 ———— 107
10.5.1 AXI DMA IP核 ———— 107
10.5.2 AXI BRAM Controller IP核————  109
10.5.3 Block Memory Generator IP核 ———— 112
10.5.4 Aurora 64B66B IP核————  113
10.5.5 AXI Timer IP核————  115
10.5.6 aurora_reset模塊————  116
11 axi_ethernet_demo案例————  118
11.1 案例功能————  118
11.2 操作說明————  118
11.3 Vivado工程說明————  122
11.4 IP核配置————  123
11.4.1 AXI DMA IP核————  123
11.4.2 AXI Ethernet IP核————  124
12 axi_mig_pcie_demo案例————  125
12.1 案例功能————  125
12.2 操作說明 ———— 125
12.3 Vivado工程說明————  127
12.4 IP核配置————  127
12.4.1 MIG 7 Series IP核 ———— 127
12.4.2 AXI Memory Mapped To PCI Express IP核————  127
13 emio_emac_demo案例————  132
13.1 案例功能————  132
13.2 操作說明 ———— 132
13.2.1 基于FreeRTOS測試————  132
13.2.2 基于Linux測試 ———— 140
13.3 關(guān)鍵代碼（PS端-FreeRTOS）————  144
13.4 Vivado工程說明 ———— 151
13.5 IP核配置 ———— 151
13.6 設(shè)備樹配置說明————  153
14 axi_10g_ethernet_dma案例 ———— 154
14.1 案例功能 ———— 154
14.2 操作說明 ———— 155
14.2.1 基于PS端裸機測試————  156
14.2.2 基于PL端MicroBlaze測試 156
14.3 關(guān)鍵代碼（PS端裸機/PL端MicroBlaze） ———— 158
14.4 Vivado工程說明————  163
14.5 IP核配置 ———— 164
14.5.1 10G Ethernet Subsystem IP核————  164
14.5.2 AXI DMA IP核———— 172
14.5.3 AXI BRAM Controller IP核 ———— 173
14.5.4 Block Memory Generator IP核————  176
15 udp_10g_dma案例————  177
15.1 案例功能 ———— 177
15.2 操作說明 ———— 178
15.2.1 基于PS端裸機測試 ———— 178
15.2.2 基于PL端MicroBlaze測試 ———— 179
15.3 關(guān)鍵代碼（PS端裸機/PL端MicroBlaze）————  180
15.4 Vivado工程說明 ———— 185
15.5 模塊/IP核配置 ———— 186
15.5.1 AXI DMA IP 核 ———— 186
15.5.2 10G Ethernet PCS/PMA IP核————  189
15.5.3 udp_ip_10g模塊————  191
更多幫助————  195