我們現(xiàn)今使用的網(wǎng)絡接口均為以太網(wǎng)接口，目前大部分處理器都支持以太網(wǎng)口。目前以太網(wǎng)按照速率主要包括10M、10/100M、1000M三種接口，10M應用已經(jīng)很少，基本為10/100M所代替。目前我司產(chǎn)品的以太網(wǎng)接口類型主要采用雙絞線的RJ45接口，且基本應用于工控領域，因工控領域的特殊性，所以我們對以太網(wǎng)的器件選型以及PCB設計相當考究。從硬件的角度看，以太網(wǎng)接口電路主要由MAC（Media Access Controlleroler）控制和物理層接口（Physical Layer，PHY）兩大部分構成。大部分處理器內(nèi)部包含了以太網(wǎng)MAC控制，但并不提供物理層接口，故需外接一片物理芯片以提供以太網(wǎng)的接入通道。面對如此復雜的接口電路，相信各位硬件工程師們都想知道該硬件電路如何在PCB上實現(xiàn)。 下圖 1以太網(wǎng)的典型應用。我們的PCB設計基本是按照這個框圖來布局布線，下面我們就以這個框圖詳解以太網(wǎng)有關的布局布線要點。 圖 1 以太網(wǎng)典型應用 1.圖 2網(wǎng)口變壓器沒有集成在網(wǎng)口連接器里的參考電路PCB布局、布線圖，下面就以圖 2介紹以太網(wǎng)電路的布局、布線需注意的要點。 圖 2變壓器沒有集成在網(wǎng)口連接器的電路PCB布局、布線參考 a)RJ45和變壓器之間的距離盡可能的短，晶振遠離接口、PCB邊緣和其他的高頻設備、走線或磁性元件周圍，PHY層芯片和變壓器之間的距離盡可能短，但有時為了顧全整體布局，這一點可能比較難滿足，但他們之間的距離最大約10~12cm，器件布局的原則是通常按照信號流向放置，切不可繞來繞去； b)PHY層芯片的電源濾波按照要芯片要求設計，通常每個電源端都需放置一個退耦電容，他們可以為信號提供一個低阻抗通路，減小電源和地平面間的諧振，為了讓電容起到去耦和旁路的作用，故要保證退耦和旁路電容由電容、走線、過孔、焊盤組成的環(huán)路面積盡量小，保證引線電感盡量??； c)網(wǎng)口變壓器PHY層芯片側中心抽頭對地的濾波電容要盡量靠近變壓器管腳，保證引線最短，分布電感最??； d)網(wǎng)口變壓器接口側的共模電阻和高壓電容靠近中心抽頭放置，走線短而粗（≥15mil）； e)變壓器的兩邊需要割地：即RJ45連接座和變壓器的次級線圈用單獨的隔離地，隔離區(qū)域100mil以上，且在這個隔離區(qū)域下沒有電源和地層存在。這樣做分割處理，就是為了達到初、次級的隔離，控制源端的干擾通過參考平面耦合到次級； f)指示燈的電源線和驅動信號線相鄰走線，盡量減小環(huán)路面積。指示燈和差分線要進行必要的隔離，兩者要保證足夠的距離，如有空間可用GND隔開； g)用于連接GND和PGND的電阻及電容需放置地分割區(qū)域。 2.以太網(wǎng)的信號線是以差分對（Rx±、Tx±）的形式存在，差分線具有很強共模抑制能力，抗干擾能力強，但是如果布線不當，將會帶來嚴重的信號完整性問題。下面我們來一一介紹差分線的處理要點： a)優(yōu)先繪制Rx±、Tx±差分對，盡量保持差分對平行、等長、短距，避免過孔、交叉。由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配，時序會發(fā)生偏移，還會引入共模干擾，降低信號質(zhì)量。所以，相應的要對差分對不匹配的情況作出補償，使其線長匹配，長度差通常控制在5mil以內(nèi)，補償原則是哪里出現(xiàn)長度差補償哪里； b)當速度要求高時需對Rx±、Tx±差分對進行阻抗控制，通常阻抗控制在100Ω±10%； c)差分信號終端電阻（49.9Ω，有的PHY層芯片可能沒有）必須靠近PHY層芯片的Rx±、Tx±管腳放置，這樣能更好的消除通信電纜中的信號反射，此電阻有些接電源，有些通過電容接地，這是由PHY芯片決定的； d)差分線對上的濾波電容必須對稱放置，否則差?？赡苻D成共模，帶來共模噪聲，且其走線時不能有stub ，這樣才能對高頻噪聲有良好的抑制能力。 3.變壓器集成在連接器的以太網(wǎng)電路的PCB布局、布線較不集成的相對簡單很多，下圖 3是采用一體化連接器的網(wǎng)口電路的PCB布局、布線參考圖： 圖 3一體化連接器的網(wǎng)口PCB布局、布線參考圖 從上圖可以看出，圖 3和圖 1的不同之處在于少了網(wǎng)口變壓器，其它大體相同。不同之處主要體現(xiàn)在網(wǎng)口變壓器已集成至連接器里，所以地平面無需進行分割處理，但我們依然需要將一體化連機器的外殼連接到連續(xù)的地平面上。 4.電路濾波設計： a) 在差分線上分別串接10R電阻，在分別對地添加5-10pF電容 b) 變壓器電源添加LC濾波，選擇600R/100Mhz磁珠和0.01-0.1uF電容 5.電路防雷設計： 為了達到IEC61000-4-5或GB17626.5標準，共模2KV，差摸1KV的防雷測試要求，成本最低的設計方案就是變壓器初級中心抽頭通過防雷器件接地，可以選擇成本較低的半導體放電管，但是要注意“防護器件標稱電壓要求大于等于6V；防護器件峰值電流要求大于等于50A；防護器件峰值功率要求大于等于300 W。注意選擇半導體放電管，要注意器件“斷態(tài)電壓、維持電流”均要大于電路工作電壓和工作電流。 根據(jù)測試標準要求，對于非屏蔽的平衡信號，不要求強制性進行差模測試，所以對于差模1KV以內(nèi)的防護要求，可以通過變壓器自身繞阻來防護能量沖擊，不需要增加差模防護器件。 1）由于TVS管響應比壓敏電阻和氣體放電管快，不能將壓敏電阻or氣體放電管與TVS管直接并聯(lián)使用，而應在其中間串聯(lián)uH級別的電感或導線（導線也有寄生電感）； 2）氣體放電管需要續(xù)流遮斷：即在其吸收瞬態(tài)發(fā)生短路后要能恢復到開路狀態(tài)，即在一般使用中氣體放電管的直流擊穿電壓比其并聯(lián)的信號的工作電壓高的多，當由于瞬態(tài)干擾氣體放電管起作用，發(fā)生短路后，短路狀態(tài)的維持需要一個電壓，若信號電壓會使氣體放電管一直維持在短路狀態(tài)，時間一長，就會將此信號燒毀，所以要使得信號電壓低于維持氣體放電管短路狀態(tài)的電壓。 6. 輻射與ESD： a) 指示燈走線和電源上都加磁珠,磁珠靠近接口，然后限流電阻靠近PHY芯片，并添加電容濾波。 7. PCB布局布線原則： 7.1 變壓器未集成到RJ45接口的： 1）變壓器與RJ45之間，PHY層芯片與變壓器之間的距離應控制在1inch 內(nèi)。當布局條件限制時，應優(yōu)先保證變壓器與RJ45之間的距離在1inch內(nèi)。 2）、器件布局按照信號流向放置，切勿繞來繞去。 3）、變壓器下方的地平面要分割，分割線寬度不小于100MIL，網(wǎng)口變壓 器放置在GND和PGND的分隔線上。 4）每對差分走線都要控制走線長度一致， 同時注意控制阻抗為50歐姆。 5）注意PHY層芯片的的數(shù)字地和模擬地統(tǒng)一，數(shù)字電源和模擬電源使用 磁珠進行隔離。同時要與變壓器配合。注意PHY芯片的電源濾波，按照芯片要求設計。 6）、網(wǎng)口指示燈的電源線3.3V或者2.5V來自于電源平面，要對它們使用 磁珠和電容進行退耦；指示燈驅動線要靠近PHY串連電阻，并在進入I/O區(qū)域之前進行電容濾波。這樣防止噪聲通過指示燈電源線耦合到差分線對區(qū)域。 7）、指示燈電源線和驅動信號線要靠近走線，盡量減小環(huán)路面積。