隨著科技的進(jìn)步，人與人之間的聯(lián)繫與溝通，已由有線傳送進(jìn)步到無線傳輸，使得無線
通訊系統(tǒng)(wireless communication system)蓬勃發(fā)展。在無線通訊系統(tǒng)中，射頻前端電路(RFfront end)因為操作頻率較高，仍多採用成本高且整合性低的特殊製程，近年來由於CMOS 製程的快速發(fā)展，射頻前端電路也逐漸使用製作成本低與系統(tǒng)整合性高的CMOS 製程製作。本論文中，將探討一應(yīng)用在5.2GHz 無線區(qū)域網(wǎng)路(wireless local area network, WLAN)射頻前端的低雜訊放大器(low noise amplifier, LNA)之設(shè)計。
吾人利用臺灣積體電路製造公司(TSMC)之0.25μm CMOS 製程設(shè)計一應(yīng)用在5.2GHz 無
線區(qū)域網(wǎng)路的低雜訊放大器，並透過國家晶片系統(tǒng)設(shè)計中心(Chip Implementation Center, CIC)進(jìn)行實作與測試。吾人所設(shè)計的串接式(cascade)低雜訊放大器可提供15dB 的增益、3.4dB 的雜訊指數(shù)及26mW 的功率消耗；使用晶片電感(on-chip inductor)的疊接式(cascode)低雜訊放大器提供7dB 的增益、5.86dB 的雜訊指數(shù)及7.5mW 的功率消耗；使用打線電感(bond-wireinductor)的疊接式低雜訊放大器提供8.3dB 的增益、5.74dB 的雜訊指數(shù)及7.5mW 的功率消耗。