改進(jìn)的電壓模式控制方案提高了Buck變換器的高頻抖動(dòng)性能

　　一般來(lái)說(shuō)，在今天的嵌入式電信、服務(wù)器和存儲(chǔ)應(yīng)用程序中部署的主板包含十幾個(gè)不同的負(fù)載點(diǎn)調(diào)節(jié)器，它們能提供至少1到30個(gè)輸出電流的任何地方。這些降壓型同步穩(wěn)壓器通常將中間總線電壓降到負(fù)載集成電路所需的電源電壓。

　　受市場(chǎng)需求小，低成本，快速瞬態(tài)性能，功率排序，這些降壓型穩(wěn)壓器在高頻使用同步整流和電壓模式控制技術(shù)。雖然這種方案提供高功率密度的高效率，但也導(dǎo)致高的抖動(dòng)和噪聲，在競(jìng)爭(zhēng)激烈的新一代系統(tǒng)中是不可接受的。

　　設(shè)計(jì)師們的好消息是，像國(guó)際整流器這樣的電力半導(dǎo)體供應(yīng)商已經(jīng)開(kāi)發(fā)出一種新的脈寬調(diào)制器（PWM）方案，以在一個(gè)新的電壓模式控制器中實(shí)現(xiàn)高頻率和窄占空比的新的脈寬調(diào)制器（PWM）方案。它已經(jīng)在制造商的同步降壓穩(wěn)壓器ir3899實(shí)施，其中還包含內(nèi)置的功能改進(jìn)的靈活性，實(shí)現(xiàn)政策設(shè)計(jì)提供。

　　Voltage-mode controller

　　A typical voltage-mode control scheme used in a synchronous buck regulator is depicted in Figure 1. As shown， the error amplifier in this scheme typically receives a sample of the output voltage and compares it with a precision reference voltage to produce an error voltage （VERROR） at the output of the error amplifier. This output is then fed to a high-speed PWM comparator which also receives a ramp signal （VRAMP）。 Next， the output of the PWM comparator is fed to the reset input of a latch like the S-R flip-flop whose other input set is driven from a periodic clock signal generated internally. This periodic clock is generated at a fixed frequency and is usually user programmable with an external resistor or capacitor.