鎖相環(huán)常見問題解答:1 AD公司鎖相環(huán)產(chǎn)品概述
2 PLL主要技術(shù)指標(biāo)
21 相位噪聲
22 參考雜散
23 鎖定時間
3 應(yīng)用中常見問題
31 PLL芯片接口相關(guān)問題
311 參考晶振有哪些要求我該如何選擇參考源
312 請詳細(xì)解釋一下控制時序，電平及要求。
313 控制多片PLL芯片時，串行控制線是否可以復(fù)用
314 請簡要介紹一下環(huán)路濾波器參數(shù)的設(shè)置
315 環(huán)路濾波器采用有源濾波器還是無源濾波器
316 PLL對于VCO有什么要求以及如何設(shè)計VCO輸出功率分配器
317 如何設(shè)置電荷泵的極性v
318 鎖定指示電路如何設(shè)計v
319 PLL對射頻輸入信號有什么要求
3110 PLL芯片對電源的要求有哪些
3111 內(nèi)部集成了VCO的ADF4360-，其VCO中心頻率如何設(shè)定
32 PLL芯片性能相關(guān)問題
321 鎖相環(huán)輸出的諧波
322 鎖相環(huán)系統(tǒng)的相位噪聲來源有哪些減小相位噪聲的措施有哪些
323 為何我測出的相位噪聲性能低于ADSmPLL仿真預(yù)期值?
324 鎖相環(huán)鎖定時間取決于哪些因素如何加速鎖定
325 為何我的鎖相環(huán)在做高低溫試驗的時候，出現(xiàn)頻率失鎖
326 非跳頻（單頻）應(yīng)用中，最高的鑒相頻率有什么限制
327 頻繁地開關(guān)鎖相環(huán)芯片的電源會對鎖相環(huán)有何影響
33 PLL的調(diào)試步驟
34 為您的設(shè)計選擇合適的PLL芯片v
341 評價PLL頻率合成器噪聲性能的依據(jù)是什么v
342 小數(shù)分頻的鎖相環(huán)雜散的分布規(guī)律是什么v
343 到底用小數(shù)分頻好還是整數(shù)分頻好v
344 AD提供的鎖相環(huán)仿真工具ADSmPLL支持哪些芯片，有什么優(yōu)點v
35 PLL的幾個特殊應(yīng)用
351 分頻 – 獲得高精度時鐘參考源
352 PLL，VCO閉環(huán)調(diào)制，短程無線發(fā)射芯片
353 PLL，VCO開環(huán)調(diào)制
354 解調(diào)
355 時鐘凈化----時鐘抖動（jtter）更小
356 時鐘恢復(fù)（Clock Recovery）