本文檔的主要內(nèi)容詳細(xì)介紹的是Xilinx 7系列FPGA時(shí)鐘資源的

　　Xilinx7系列FPGA包括四個(gè)FPGA系列，它們都是為最低功耗而設(shè)計(jì)的，以使一個(gè)通用設(shè)計(jì)能夠跨系列擴(kuò)展以獲得最佳的功率、性能和成本。斯巴達(dá)-7系列是7系列產(chǎn)品中密度最低、成本最低的入門(mén)級(jí)產(chǎn)品。Artix-7系列針對(duì)成本敏感、高容量應(yīng)用，針對(duì)每瓦最高性能和每瓦帶寬進(jìn)行了優(yōu)化。Kintex-7系列是一種創(chuàng)新型FPGA，針對(duì)最佳性?xún)r(jià)比進(jìn)行了優(yōu)化。Virtex-7系列針對(duì)最高的系統(tǒng)性能和容量進(jìn)行了優(yōu)化。

　　7系列FPGA時(shí)鐘資源通過(guò)專(zhuān)用的全球和地區(qū)I/O和時(shí)鐘資源管理復(fù)雜和簡(jiǎn)單的時(shí)鐘要求。時(shí)鐘管理塊（CMT）提供時(shí)鐘頻率合成、扭曲和抖動(dòng)過(guò)濾功能性。非-在設(shè)計(jì)時(shí)鐘功能時(shí)，不建議使用本地路由等時(shí)鐘資源。

　　?全局時(shí)鐘樹(shù)允許設(shè)備上的同步元件計(jì)時(shí)。

　　?I/O和區(qū)域時(shí)鐘樹(shù)允許最多三個(gè)垂直相鄰的時(shí)鐘區(qū)域計(jì)時(shí)。

　　?CMT，每個(gè)CMT包含一個(gè)混合模式時(shí)鐘管理器（MMCM）和一個(gè)鎖相環(huán)（PLL），位于I/O列旁邊的CMT列中。為了計(jì)時(shí)，每個(gè)7系列設(shè)備被劃分為時(shí)鐘區(qū)域。

　　?時(shí)鐘區(qū)域的數(shù)量隨設(shè)備大小而變化，從最小設(shè)備的一個(gè)時(shí)鐘區(qū)域到最大設(shè)備中的24個(gè)時(shí)鐘區(qū)域。

　　?時(shí)鐘區(qū)域包括50個(gè)CLB和一個(gè)I/O組（50個(gè)I/O）的區(qū)域中的所有同步元件（例如：CLB、I/O、串行收發(fā)器、DSP、塊RAM、CMT），中心有一個(gè)水平時(shí)鐘行（HROW）。

　　?每個(gè)時(shí)鐘區(qū)域從HROW向上和向下跨越25個(gè)CLB，并水平跨越設(shè)備的每一側(cè)。