可編程邏輯器件概述

　　可編程邏輯器件（ Programmable Logic Device ，PLD）起源于20 世紀(jì)70 年代，是在專用集成電路（ ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程， 從而完成某種特定的功能， 且可以反復(fù)擦寫。在修改和升級(jí)PLD 時(shí)，不需額外地改變PCB 電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD 產(chǎn)業(yè)規(guī)模。

　　目前常見的PLD 產(chǎn)品有：編程只讀存儲(chǔ)器（ Programmable Read Only Memory ，PROM），現(xiàn)場可編程邏輯陣列（ Field Programmable Logic Array ，F(xiàn)PLA），可編程陣列邏輯（ ProgrammableArray Logic ，PAL），通用陣列邏輯（ Generic Array Logic ，GAL），可擦除的可編程邏輯器件（ Erasable Programmable Logic Array ，EPLA），復(fù)雜可編程邏輯器件（ Complex Programmable Logic Device ，CPLD）和現(xiàn)場可編程門陣列（ Field Programmable Gate Array ，FPGA）等類型。PLD 器件從規(guī)模上又可以細(xì)分為簡單PLD（SPLD）、復(fù)雜PLD（ CPLD）以及FPGA。它們內(nèi)部結(jié)構(gòu)的實(shí)現(xiàn)方法各不相同?？删幊踢壿嬈骷凑疹w粒度可以分為3 類：①小顆粒度（如： “門海（ sea of gates ） ”架構(gòu)），

　　②中等顆粒度（如： FPGA），③大顆粒度（如： CPLD）。按照編程工藝可以分為四類：①熔絲（Fuse ）和反熔絲（ Antifuse ）編程器件，②可擦除的可編程只讀存儲(chǔ)器（ UEPROM）編程器件，

　?、垭娦盘?hào)可擦除的可編程只讀存儲(chǔ)器（ EEPROM）編程器件（如：CPLD），④SRAM 編程器件（如：FPGA）。在工藝分類中，前3 類為非易失性器件，編程后，配置數(shù)據(jù)保留在器件上；第4 類為易失性器件，掉電后配置數(shù)據(jù)會(huì)丟失，因此在每次上電后需要重新進(jìn)行數(shù)據(jù)配置。