直流伺服電機(jī)處理器，如單片機(jī)、DSP 具有產(chǎn)生 PWM 信號(hào)和捕獲電機(jī)編碼器信號(hào)的能力，但對(duì) IC 產(chǎn)生 PWM 信號(hào)的通道數(shù)目和電機(jī)編碼器捕獲通道數(shù)目有限。對(duì)多個(gè)直流電機(jī)的伺服控制很難滿足要求。故設(shè)計(jì)基于 FPGA 直流伺服電機(jī)控制器。

　　在 Cyclone EP2C5T FPGA 內(nèi)部設(shè)計(jì)各 4 路 PWM 發(fā)生器和編碼器脈沖捕獲單元。其 PWM 信號(hào)通道和編碼器脈沖捕獲單元數(shù)目可基于 VHDL 硬件描述語(yǔ)言按需調(diào)整。如圖 1，包括總線和 4 路 PWM 控制器、4 路脈沖捕獲單元、分頻器 1，分頻器 2?？偩€控制器根據(jù) WR、RD、ALE 信號(hào)完成 FPGA 內(nèi)部地址鎖存及 8 位 OUTPUT 總線、8 位 INPUT 總線的控制。FPGA 外接 20 MHz 有源晶振，時(shí)鐘信號(hào)經(jīng)分頻器 1 分頻后得到 20 kHz 占空比為 50% 的方波信號(hào)。4 路 PWM 控制器以該信號(hào)為基準(zhǔn)，產(chǎn)生頻率為 20 kHz，占空比可調(diào)的 4 路 PWM 信號(hào)。4 路 PWM 信號(hào)可依 4 位地址線獨(dú)立控制。4 路脈沖捕獲單元用于對(duì)電機(jī)編碼器脈沖信號(hào)進(jìn)行捕獲。通過總線控制器將脈沖捕獲值讀出到 8 位 I/O 口上。分頻器 2 將 20 kHz 方波信號(hào) 20000 分頻得到 1Hz 占空比為 50 %的方波信號(hào)，直接驅(qū)動(dòng) LED 燈，指示系統(tǒng)狀態(tài)。EP2C5 FPGA 內(nèi)部邏輯在 Quartus II 6.0 環(huán)境下使用 VHDL 硬件描述語(yǔ)言實(shí)現(xiàn)。