結(jié)合數(shù)據(jù)采集在往復式壓縮機在線監(jiān)測系統(tǒng)中的應用， 設計了以FPGA（現(xiàn)場可編程門陣列）為核心的邏輯控制模塊的多通道數(shù)據(jù)采集系統(tǒng)。整個采集系統(tǒng)可實現(xiàn)16 路最大工作頻率為100kHz 的模擬信號的采集。設計中采用了自頂向下的方法， 將FPGA 依據(jù)邏輯功能劃分為幾個模塊， 詳細論述了各模塊的設計方法。各邏輯模塊設計使用VHDL 語言， 并在ISE 中完成軟件設計和仿真。

　　數(shù)據(jù)采集在工業(yè)測控領域里有廣泛的應用， 它已成為計算機測控系統(tǒng)的一個重要的環(huán)節(jié)， 尤其在設備故障監(jiān)測系統(tǒng)中，由于各種設備的結(jié)構(gòu)復雜， 運動形式多種多樣， 發(fā)生故障的可能部位很難確定， 因此我們需要從設備的各個部位來提取大量的、連續(xù)的數(shù)據(jù)作為設備狀態(tài)的信息， 以此來分析、判斷設備是否存在故障， 這就需要高速、高性能的數(shù)據(jù)采集系統(tǒng)來保證采集到的數(shù)據(jù)的實時性; 同時， 我們需要對同一設備的不同位置的信號進行同步采集， 并借助一些手段來提取特征（例如繪制軸心軌跡圖）以判斷設備的運行狀態(tài)。傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)設計中， 通常采用單片機或DSP 作為主控制器來控制ADC、存儲器及其他相關的外圍電路來工作。但是這些傳統(tǒng)的設計中都存在著一些不足， 單片機的時鐘頻率較低且通過軟件編程來實現(xiàn)數(shù)據(jù)采集， 難以實現(xiàn)高速、高性能、多通道數(shù)據(jù)采集系統(tǒng)的要求; DSP 雖然速度快， 但是它更擅長處理復雜的數(shù)學運算， 對于數(shù)采系統(tǒng)要求的簡單高速的讀寫操作來說， 是一種資源的浪費。而FPGA（現(xiàn)場可編程門陣列）在高速數(shù)據(jù)采集上具有更大的優(yōu)點， FPGA 體積小、功耗低、時鐘頻率高、內(nèi)部延時小、全部控制邏輯由硬件完成， 另外編程配置靈活、開發(fā)周期短、利用硬件描述語言來編程， 可實現(xiàn)程序的并行執(zhí)行、這將會大大提高系統(tǒng)的性能。